[发明专利]堆叠式芯片封装结构、芯片封装结构及其制程

说明书

【技术领域】

本发明是有关于一种半导体元件封装结构(semiconductor device package)及其制程，且特别是有关于一种堆叠式(stacked type)芯片封装结构及其制程。

【背景技术】

在高度信息化社会的今天，多媒体应用的市场不断地急速扩张，集成电路(integrated circuit，IC)封装技术也需配合电子装置的数字化、网络化、区域连接化以及使用人性化的趋势而发展。为了实现上述的要求，必须强化电子元件的高速处理化、多功能化、集成化、小型轻量化以及低价化等多方面的需求，于是集成电路封装技术也跟着向微型化、高密度化发展。除了现有常见的球栅阵列式封装(Ball Grid Array，BGA)、芯片比例封装(Chip-ScalePackage，CSP)、倒装芯片封装(Flip Chip package，F/C package)之外，近来更提出堆叠式的芯片封装技术，其通过堆叠多个芯片封装单元，以提高整体的封装密度。

图1为现有的一种堆叠式芯片封装结构的剖面示意图。请参照图1所示，现有的堆叠式芯片封装结构100包括第一封装单元110、第二封装单元120及多个焊球(solder ball)130，其中焊球130配置在第一封装单元110的芯片114的外围，用来连接第一封装单元110和第二封装单元120。然而，由于焊球130配置在芯片114外围，会占据线路基板112的可用面积，从而导致堆叠式芯片封装结构100的体积无法进一步缩小。此外，芯片114通过打线技术连接到线路基板112，且仅在线路基板112的局部区域上形成封胶118，以覆盖芯片114和导线116。这样，将不利于封胶模具的设计，也就是说封胶模具必须对应于封胶118的尺寸与位置进行设计，而无法共享于不同尺寸设计的封装单元的制程。

图2是现有的另一种堆叠式芯片封装结构的剖面示意图。请参照图2，堆叠式芯片封装结构200与图1的堆叠式芯片封装结构100类似，他们的差异处在于：堆叠式芯片封装结构200的第一封装单元210的封胶212是覆盖于整个线路基板216上，并暴露出多个配置在线路基板216上且围绕芯片218的焊球214。第二封装单元220固定在第一封装单元210上方，并透过焊球230及焊球214电性连接到第一封装单元210。

图2的封胶212覆盖在整个线路基板216上，这种设计有助于提高封胶模具的兼容率。然而，由于焊球214及焊球230仍然配置在芯片218的外围，同样占据了线路基板216的可用面积，限制了堆叠式芯片封装结构200的尺寸。

图3是现有的又一种堆叠式芯片封装结构的剖面示意图。请参照图3，在堆叠式芯片封装结构300中，改为在第一封装单元310上配置一线路基板312b，并使线路基板312b通过导线316电性连接到第一封装单元310的线路基板312a。此外，第二封装单元320通过多个焊球330连接到线路基板312b，以使第一封装单元310与第二封装单元320通过线路基板312b相互电性连接。此种设计可以解决需占用线路基板312a的空间来配置焊球的问题，但由于需形成特定形状的封胶318，以包覆导线316，并暴露出线路基板312b的表面，以供焊球330配置，因此同样会有封胶膜具无法共享的问题，而必须对应于封装单元的外型来设计不同的封胶膜具。

【发明内容】

本发明的主要目的在于提供一种堆叠式芯片封装结构，用以改善前述现有芯片封装结构技术的缺点。

本发明的另一目的在于提供一种芯片封装结构，可应用于上述堆叠式芯片封装结构，以解决现有芯片封装结构技术的问题。

本发明的又一目的在于提供一种芯片封装结构的制程，用以制作上述芯片封装结构。

为实现上述或是其它目的，本发明采用如下技术方案：一种芯片封装结构，包括一承载器(carrier)、一芯片、一第一封胶、一布线元件(circuitdistribution device)、多个导电元件以及一第二封胶。承载器具有一承载面及相对的背面。芯片配置于承载面上，并电性连接到承载器。第一封胶设置在承载面上，并覆盖芯片。布线元件配置于第一封胶上，并电性连接至承载器，且在第一封胶表面上方提供多个接垫(ball pad)。导电元件分别配置于这些接垫上。第二封胶覆盖承载面，并包覆芯片、第一封胶、布线元件与导电元件，且暴露出导电元件的顶部。

本发明更提出一种堆叠式芯片封装结构，主要是以上述的芯片封装结构作为一封装结构单元，使其与另一封装结构单元相互堆叠而成。其中，两封装结构单元通过上述的导电元件与布线元件相互电性连接。