[发明专利]布线基板及其制造方法和使用该布线基板的半导体器件

说明书

技术领域

本发明涉及布线基板和使用该布线基板的半导体器件以及布线基板的制造方法。

背景技术

作为使用了带式布线基板的封装体模块的一种，已知COF(Chip OnFilm：薄膜上芯片)。COF具有如下结构：在柔软的绝缘性带式布线基板之上安装半导体芯片，用树脂密封该半导体芯片，从而保护安装部分。作为主要的元件，带式布线基板包含绝缘性的薄膜基材和在该薄膜基材表面上形成的多条导体布线。薄膜基材一般使用聚酰亚胺薄膜，导体布线使用铜布线。根据需要，在导体布线上形成金属镀敷覆膜或阻焊剂(solder resist)膜。

COF的主要用途是用于驱动液晶面板等显示面板的驱动用驱动器的安装。例如在(日本)特开2004-327936号公报中，记载了COF所使用的布线基板的一例。图8表示在(日本)特开2004-327936号公报中记载的带式布线基板的一例。图8是表示带式布线基板中的包含了半导体安装区域的主要部分区域的平面图。在图8中，101表示内引线，102表示突起电极，103表示半导体安装区域。

在上述结构的布线基板中，在布线基板中安装半导体芯片时，加热和加压、或施加超声波振动而进行半导体芯片侧的电极(未图示)和突起电极102的接合。这种接合中使用的突起电极102通过电解电镀法等而形成，其高度通常容易产生偏差。它被认为是在电解电镀时，距电极形成部分的电流供给源的距离的偏差、或导体布线宽度或突起电极尺寸等的偏差所引起。突起电极102的高度有偏差时，产生在与半导体芯片接合时不能接合的突起电极102，并发生断路不良。

发明内容

本发明提供能够减轻基板上所设置的接合用突起电极的高度偏差的布线基板及使用它的半导体器件和布线基板的制造方法。

本发明的布线基板包括：绝缘性基材；设置在所述绝缘性基材上，并且在安装有半导体芯片的半导体安装区域排列配置的多条导体布线；以及设置在各条所述导体布线上的突起电极，其特征在于，

所述突起电极包括用于安装所述半导体芯片的第一突起电极、以及用于调整所述第一突起电极的高度的第二突起电极，

所述第二突起电极设置在至少一条所述导体布线的除所述半导体安装区域以外的区域。

本发明的半导体器件是包括上述本发明的布线基板和安装在该半导体安装区域上的半导体芯片的半导体器件。

本发明的布线基板的制造方法的特征在于，包括以下步骤：

(i)形成多条导体布线，使得该多条导体布线排列设置在绝缘性基材上的安装有半导体芯片的半导体安装区域；

(ii)在所述绝缘性基材上的设置有所述导体布线的区域，形成光致抗蚀剂膜；

(iii)通过在所述光致抗蚀剂膜中形成开口部分，使所述导体布线的一部分在所述开口部分中露出；

(iV)对露出的所述导体布线的一部分施以金属镀敷，形成突起电极；以及

(V)除去所述光致抗蚀剂；

所述突起电极包括用于安装所述半导体芯片的第1突起电极和用于调整所述第1突起电极的高度的第2突起电极，

在至少一条所述导体布线的除所述半导体安装区域以外的区域，设置所述第2突起电极。

附图说明

图1A是本发明的第一实施方式的布线基板的剖面图，图1B是表示包含了图1A的布线基板的半导体安装区域的主要部分区域的平面图。

图2A～图2E是表示本发明的第一实施方式的布线基板的优选的制造方法的不同步骤平面图。

图3是表示本发明的第二实施方式的布线基板的包含半导体安装区域的主要部分区域的平面图。

图4是表示本发明的第三实施方式的布线基板的包含半导体安装区域的主要部分区域的平面图。

图5是表示本发明的第四实施方式的布线基板的包含半导体安装区域的主要部分区域的平面图。

图6是表示本发明的第五实施方式的布线基板的包含半导体安装区域的主要部分区域的平面图。

图7是本发明的第六实施方式的半导体器件的剖面图。

图8是表示以往的带式布线基板的包含半导体安装区域的主要部分区域的平面图。

具体实施方式

本发明的布线基板包括：绝缘性基材；设置在该绝缘性基材上，并且在安装有半导体芯片的半导体安装区域排列配置的多条导体布线；以及在这些各导体布线中所设置的突起电极。