[发明专利]可补偿不同形式封装的尺寸差异的晶片级封装

说明书

技术领域

本发明涉及一种晶片级封装，且更具体而言涉及构建来补偿晶片级封装和精细间距球栅阵列(fine-pitch ball grid array，FBGA)封装之间的不同尺寸的晶片级封装。

背景技术

一般说来，封装是通过切割晶片成为个别的半导体芯片以及对每个半导体芯片执行封装工艺而制造的。然而，封装工艺的本身就包括许多单元工艺，例如管芯附着、引线键合、成型、修整、形成等等。因此，在传统的封装制造方法中，对每颗半导体芯片都需进行封装工艺时，会发生以下问题，亦即当考虑到从一片晶片获得的半导体芯片数量来看，封装所有半导体芯片所需的时间太长了。

为了解决此问题，最近的技术已揭示一种方法，其中首先在晶片状态进行封装工艺，并将晶片切割成各个封装以形成大量的封装。如此制造的封装称为晶片级封装。

在晶片级封装中，通过重新分布程序来重新分配焊盘是必须进行的，因此必须插入减轻应力的缓冲层。

然而，晶片级封装虽然在工艺上有其优点，但仍面临下列提及的缺点，因此制造晶片级封装有其困难度。

首先，虽然并未提及并说明，但晶片级封装与现有的FBGA封装一样，以焊锡球作为连结外部电路的安装装置。因而，由于晶片级封装焊锡球的布局，当循序地执行晶片级封装的模块工艺，以及测试工艺时，必须能够与FBGA封装所采用的设备的模块工艺以及测试工艺相容。在这点上，由于晶片级封装与FBGA封装的尺寸不同，因而此FBGA封装的各种技术无法在此实施。因此，需要更长的周期，以及难以安装并测试此晶片级封装。

另外，在晶片级封装中，当半导体芯片前表面覆盖绝缘层时，半导体芯片的后表面暴露到外部。因此，由于半导体芯片的后表面暴露，因而使得晶片级封装有结构上的限制，使得晶片级封装相当不耐外力的碰撞。

特别是，当电气或电子设备越来越倾向小型和轻薄，封装的尺寸势必要降低。在这点上，当晶片级封装尺寸降低，散热能力变差，因而使晶片级封装的热特性较差。

发明内容

本发明的一实施例是指一晶片级封装，可架构来补偿晶片级封装以及FBGA封装的不同尺寸，使其也能够采用与FBGA封装相关的各种封装技术。

另外，本发明的实施例是指一种可保护半导体芯片免于外力碰撞的芯片晶片级封装。

另外，本发明的实施例是指一种即使尺寸降低也能保证热特性的晶片级封装。

在其中一实施例中，晶片级封装包含在其前表面具有多个焊接垫的半导体芯片；形成在半导体芯片上以使焊接垫暴露的下绝缘层；形成在下绝缘层上并在其第一末端连接焊接垫的重新分布线；在包括重新分布线的下绝缘层上形成的上绝缘层，使得重新分布线部分暴露；附着在重新分布线暴露的部分的焊锡球；和覆盖半导体芯片的后表面的盖。

盖在其表面上限定有沟槽，该沟槽与半导体芯片形成接触，使得半导体芯片能够插入至沟槽，且盖的尺寸与半导体芯片相似。

盖由热导材料，例如金属制成。

盖以及半导体芯片可通过由热导物质形成的粘合剂来彼此结合。

盖以及半导体芯片也可以机械方式彼此结合，例如以滑动型结合。盖在其表面上限定有沟槽，该沟槽具有相应于半导体芯片的尺寸并在其一侧壁是敞开的，且半导体芯片可经由盖的敞开的侧壁可滑动地安装进沟槽并并固定设置于沟槽中。

附图说明

图1为示出根据本发明实施例的晶片级封装的截面图；

图2为示出根据本发明的实施例的盖的透视图；

图3A和图3B为示出根据本发明实施例的晶片级封装的制造过程的截面图；

图4为示出盖以及半导体芯片之间的滑动型结合的示意图。

附图标记说明

100：晶片级封装

110：半导体芯片

112：焊接垫

114：保护层

120：下绝缘层

122：种子金属层

124：接线金属层

126：重新分布线

128：上绝缘层

130：焊锡球

140、409：盖

150：粘合剂

H：沟槽

具体实施方式