[发明专利]堆栈结构及其形成方法

说明书

技术领域

本发明涉及半导体结构及其形成方法，特别涉及半导体的堆栈结构及其形成方法。

背景技术

随着电子产品的发展，半导体技术广泛地应用于内存、中央处理单元(Central Processing Unit，CPU)、液晶显示器、发光二极管、激光二极管、及其它装置或芯片组的制造上。为了达成高集成度(Integration)与高速度的目标，需要持续缩减半导体集成电路的尺寸。目前已发展出各种材料与技术，以达成上述集成度与速度的目标，并克服伴随而来的制造上障碍。为了达成上述目标，应用堆栈技术将两个或更多个芯片组装在一起，以提供多种功能的芯片并缩减芯片尺寸。

图1A为二片晶片的俯视图。不同的芯片103与113分别形成于晶片100与110上，多个焊垫(未示出)则形成于芯片103与113中。可通过连接所述焊垫将晶片100与110组装成堆栈结构。在每一片晶片中，分别以切割道105与115分离芯片103与113。在形成芯片103与113后、且在沿着所述切割道105/115分割所述芯片103/113之前，通过一个连接工艺将晶片110连接在晶片100的上方。

图1B为上述已连接的晶片沿着某条剖面线(未示出)的剖面图，所述剖面线穿过图1A所示切割道105、115其中之一。如图1B所示，通过分别形成于晶片100与110上的焊垫107与117，将晶片100与110连接起来。在形成堆栈的晶片100与110之后，以一研磨的工艺研磨晶片100与110的背面，以缩减晶片100与110的厚度。然后对研磨后的晶片进行切割(分离)的工艺，而得到个别的堆栈芯片。

如图1B所示，已连接的晶片100与110之间并未填入隔离材料。当对晶片100与110进行研磨工艺(例如化学机械研磨)时，化学物或微粒109可能会流入晶片100与110之间的空隙中，而流至焊垫107与117或切割道沿线的芯片区(未示出)会造成形成于上述芯片区内的组件或电路间的短路。为了解决上述问题，已公开有一些保护结构。

图1C为二片晶片的俯视图，其上分别形成有不同的芯片。图1D则给出了图1C中所示芯片123与133的放大图。

请参考图1C，芯片123与133分别形成在晶片120与130上；另外，保护结构125、127、135、与137也分别形成在晶片120与130上，其中保护结构125与135分别围绕芯片123与133，保护结构127与137则具有不同于芯片123与133的图形，形成于晶片120与130中未形成集成电路(例如功能性电路)的周边区上。

如图1D所示，保护结构125与135分别包含多个环状物。将晶片130连接在晶片120之上时，保护结构125的环状物亦与保护结构135中对应的环状物对齐、并连接于其上，而保护结构127亦与保护结构137对齐、并连接于其上。通过上述连接工艺，保护结构127与137将已连接的晶片120与130的周边区分隔、分离成许多孤立的区块，每个孤立的区块为保护结构127与137所隔离或密封。因此，对已连接的晶片120与130进行化学机械研磨的工艺时，保护结构127与137会阻挡已连接的晶片120与130四周的化学物质，避免上述化学物质经由切割道渗透到芯片123与133。另外，已连接的保护结构125与135例如环状物，围绕并分别密封芯片123与133。因此，即使保护结构127与137仍无法适当地防止晶片120与130四周的化学物质的渗入，围绕于独立的芯片123与133的、已连接的保护结构125与135可作为另一遮蔽机构，用来阻挡上述化学物质。

然而，保护结构125、127、135、与137却有一些缺点。如图1C所示，保护结构127与137的图形与芯片123与133的图形相异。换句话说，需额外增加至少一组掩膜，以供保护结构127与137的图形化之用；且保护结构127与137的加工工艺还必须与芯片123与133的加工工艺相异，因此增加了加工的成本与时间。另外，必须要对准保护结构125与135的环状物；否则保护结构125与135的环状物将无法互连，从而无法在上述环状物之前形成所需的密封空间。因此，无法对准的保护结构125与135反而会影响连接后的保护结构125与135的功能。

如前所述，目前需要一种堆栈结构与堆栈方法来改善上述问题。

发明内容

有鉴于此，本发明提供一种半导体装置的堆栈结构及其形成方法，以解决上述现有技术中所遭遇的问题。