[发明专利]半导体集成电路

权利要求书

1、一种半导体集成电路，包括：

至少包括用于供给衬底电压的MOS元件的衬底电压控制电路，用于控制所述半导体集成电路的衬底电压的供给；

漏极电流设定器，用于通过控制所述用于供给衬底电压的MOS元件的衬底电压，来调节所述用于供给衬底电压的MOS元件的漏极电流；

包括特性检测元件的MOS元件特性检测电路，用于检测所述用于供给衬底电压的MOS元件的特性；和

漏极电流校正器，用于通过根据所述MOS元件特性检测电路所检测的所述用于供给衬底电压的MOS元件的特性，控制所述用于供给衬底电压的MOS元件的衬底电压，来校正所述用于供给衬底电压的MOS元件的漏极电流。

2、如权利要求1所述的半导体集成电路，其中所述特性检测元件为电容元件。

3、如权利要求2所述的半导体集成电路，其中所述电容元件为结电容。

4、如权利要求2所述的半导体集成电路，其中所述电容元件为配线电容。

5、如权利要求2所述的半导体集成电路，进一步包括存储器，其中

所述配线电容为所述存储器的空比特线。

6、如权利要求1所述的半导体集成电路，其中所述特性检测元件为栅极电容。

7、如权利要求1所述的半导体集成电路，其中所述特性检测元件为配线电阻。

8、如权利要求1所述的半导体集成电路，其中所述特性检测元件由配线电容和电阻构成。

9、如权利要求1所述的半导体集成电路，进一步包括复制所述半导体集成电路的至少一部分的复制模块，其中

所述特性检测元件被提供在所述复制模块中。

10、如权利要求1所述的半导体集成电路，其中所述特性检测元件为所述半导体集成电路的功能元件。

11、如权利要求10所述的半导体集成电路，进一步包括存储器，其中

所述功能元件为所述存储器的比特线。

12、如权利要求10所述的半导体集成电路，其中所述功能元件为时钟配线。

13、如权利要求10所述的半导体集成电路，其中所述功能元件为时钟缓冲器。

14、如权利要求10所述的半导体集成电路，其中所述功能元件为滤波器的电容单元。

15、如权利要求10所述的半导体集成电路，其中所述功能元件为VCO电路。

16、如权利要求10所述的半导体集成电路，其中所述功能元件为滤波器的电阻。

17、如权利要求10所述的半导体集成电路，其中所述功能元件为总线的配线。

18、如权利要求10所述的半导体集成电路，其中所述功能元件为总线的驱动器。

19、如权利要求1所述的半导体集成电路，其中

所述漏极电流校正器包括电流源、电压比较器和缓冲器，

所述电流源连接至所述用于供给衬底电压的MOS元件的漏极，

所述用于供给衬底电压的MOS元件的栅极被设置到任意电压，

所述用于供给衬底电压的MOS元件与所述电流源之间的信号线的电压以及一基准电压被输入到所述电压比较器，

所述电压比较器的比较结果被输入到所述缓冲器，以及

所述缓冲器的输出连接至所述用于供给衬底电压的MOS元件的衬底电势。

20、如权利要求1所述的半导体集成电路，其中

所述漏极电流校正器包括电流源、电流比较器和缓冲器，

所述用于供给衬底电压的MOS元件的栅极被设置到任意电压，

所述用于供给衬底电压的MOS元件的漏极电流以及一基准电流被输入到所述电压比较器，

所述电压比较器的比较结果被输入到所述缓冲器，以及

所述缓冲器的输出连接至所述用于供给衬底电压的MOS元件的衬底电势。