[发明专利]集成电路封装构造及其使用的多层导线架

说明书

技术领域

本发明涉及一种集成电路封装构造，特别是涉及一种藉由电转接元件能解决打线热区内过于密集的焊线交错引起的电性短路，进而增加以导线架作为晶片载体的晶片封装适用范围，以及利用在导线架上电性独立的转接指覆盖区域，可以增加电转接元件连接至导线架引脚的位置选择性的使用多层导线架的集成电路封装构造及其使用的多层导线架。

背景技术

在已知的封装技术中，晶片载体可以选择导线架(leadframe)与电路基板(wiring substrate)。导线架具有低成本容易取得的优势，但引脚无法交叉排列故不适合封装复杂设计的晶片。电路基板则可以利用镀通孔(PTH)与多层线路的设计，改变基板上内引指(inner finger)的位置，以封装复杂设计且晶片电极位置改变的晶片，但相对的封装的成本提高。

请参阅图1及图2所示，图1是一种现有习知的集成电路封装构造的截面示意图，图2是正面透视示意图。一种现有习知的集成电路封装构造100，包含一具有引脚111的导线架、一晶片120、复数个焊线130以及一封胶体140。习知的导线架在电镀层之内为单层金属，可另具有一晶片承座112。该晶片120是粘固于该晶片承座112上。并以打线形成的该些焊线130电性连接该晶片120的复数个焊垫121至该些引脚111的上表面113。而该封胶体140是密封该晶片120与该些焊线130并固着该些引脚111。该些引脚111的下表面114可外露于该封胶体140之外。

请参阅图2所示，在以往使用导线架的集成电路封装构造中，当晶片120的焊垫121排列顺序应与该些引脚111的排列顺序为不相同时，部份的焊线130必须交叉打线(如图2所示的第一焊线131与第二焊线132)。由打线方向观之，第一焊线131与第二焊线132之间会有至少一个纵向交错点133，第一焊线131与第二焊线132在该纵向交错点133处的线段间隔为相当接近，甚至打线后即有接触现象。在该封胶体140形成过程中，第一焊线131与第二焊线132会存在有电气短路的问题，故使用单层式导线架并无法封装焊垫排列多变化的晶片。

由此可见，上述现有的集成电路封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的集成电路封装构造及其使用的多层导线架，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的集成电路封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的集成电路封装构造及其使用的多层导线架，能够改进一般现有的集成电路封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服现有的集成电路封装构造存在的缺陷，而提供一种新的集成电路封装构造及其使用的多层导线架，所要解决的技术问题是使其藉由多层导线架与至少局部在打线热区之外的电转接元件，解决打线热区内过于密集的焊线交错引起的电性短路，进而可以增加以导线架作为晶片载体的晶片封装适用范围，从而更加适于实用。

本发明的另一目的在于，提供一种新的集成电路封装构造及其使用的多层导线架，所要解决的技术问题是使其利用在导线架上电性独立的转接指覆盖区域，可以增加电转接元件连接至导线架引脚的位置选择性，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路封装构造，其内部定义有至少一打线热区，该封装构造包含：一导线架，其具有复数个引脚与至少一转接指，该转接指搭载于该些引脚的其中之一之上，该转接指与对应的引脚为电性绝缘且不覆盖该引脚的内端；一晶片，其具有复数个电极；其中，该打线热区包含该些电极与该些引脚的内端；复数个焊线，其连接于该些电极与该些引脚的内端，且位于该打线热区内；以及至少一电转接元件，其至少一部份是形成该打线热区之外，并使该转接指电性连接至该些引脚中不在该转接指下方的其中一引脚。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的集成电路封装构造，其中所述的电转接元件是为一转接焊线。

前述的集成电路封装构造，其中所述的电转接元件的一端是延伸至该打线热区内。