“tsv”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1603个，建议您升级VIP下载更多相关专利

[发明专利]集成电路及其形成方法-CN202010467796.7有效
发明人：高敏峰;杨敦年;林杏芝;刘人诚;蔡维道 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-05-28 - 公布日： 2022-08-23 - 主分类号： H01L23/522 文献下载
摘要：本申请的各个实施例针对集成电路(IC)，其中屏蔽结构阻止电荷从衬底通孔(TSV)附近迁移至半导体器件。在一些实施例中，该IC包括衬底、互连结构、半导体器件、TSV和屏蔽结构。TSV从衬底的背侧完全穿过衬底延伸到导线，并且包括金属。屏蔽结构包括PN结，PN结完全延伸穿过衬底，并且位于半导体器件和TSV之间。本发明的实施例还涉及集成电路的形成方法。
集成电路及其形成方法

[发明专利]无金属污染的贯穿衬底过孔结构-CN201180036336.8有效
发明人： M·G·法鲁奇;R·汉昂;R·P·沃兰特 -专利权人：国际商业机器公司
申请日： 2011-07-12 - 公布日： 2013-04-03 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种不受由于后侧平坦化工艺所致的金属污染影响的贯穿衬底过孔(TSV)结构。在形成贯穿衬底过孔(TSV)沟槽之后，扩散阻挡衬垫保形地沉积于TSV沟槽的侧壁上。通过随后填充TSV沟槽来形成金属传导过孔结构。去除扩散阻挡衬垫的水平部分。
金属污染贯穿衬底结构

[发明专利]封装结构及其形成方法-CN202310696395.2在审
发明人：曾建富;吴伟诚;袁玉洁;叶德强;张宏宾;谢正贤;许立翰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-06-13 - 公布日： 2023-09-29 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种通过结构以及其形成方法获得制造灵活性和效率，其中可以形成RDL接触特征并与硅通孔(TSV)对齐，而不管用于形成TSV的制造过程和形成接触特征的制造过程之间的相应关键尺寸(CD)存在任何潜在不匹配提供了用于底层TSV的自对准曝光的各种工艺，而不需要额外的微影步骤。
封装结构及其形成方法

[发明专利]一种双硅通孔在线自容错结构-CN201510368682.6在审
发明人：梁华国;李黄祺;蒋翠云;常郝;刘永;欧阳一鸣;黄正峰;易茂祥 -专利权人：合肥工业大学
申请日： 2015-06-26 - 公布日： 2015-09-23 - 主分类号： H03K19/003 文献下载
摘要：本发明公开了一种双硅通孔在线自容错结构，包括泄漏电流关闭结构、短暂放电结构、TSV、或门、节点in和输出out；所述泄漏电流关闭结构依次包括有第一延迟缓冲器、第二延迟反相器、第一三态缓冲器、第二三态缓冲器、第一与非门和第二与非门；短暂放电结构依次包括有第一或非门、第二或非门、第一延迟反相器、第二延迟反相器、第一NMOS管和第二NMOS管；TSV依次包括有第一TSV和第二TSV。本发明可在无测试时间和电路端口开销且不影响电路正常工作的前提下，对TSV的泄漏故障和电阻开路故障进行在线容错，有效提高三维集成电路的良率和可靠性。
一种双硅通孔在线容错结构

[发明专利]一种芯片的集成方法-CN201410023146.8在审
发明人：李新;戚德奎 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-01-17 - 公布日： 2015-07-22 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种芯片的集成方法，包括以下步骤：S1：提供一半导体衬底，在所述半导体衬底正面制作有源器件；S2：接着在所述半导体衬底正面制作若干深入所述半导体衬底中的TSV导电柱，所述TSV导电柱未穿透所述半导体衬底；S3：采用金属互连工艺在所述半导体衬底正面形成正面金属互连层；S4：将所述半导体衬底背面减薄直至露出所述TSV导电柱；S5：在所述半导体衬底背面形成无源器件，所述无源器件通过所述TSV导电柱及所述正面金属互连层与所述有源器件连接本发明将有源器件和无源器件集成到一片芯片的正背面并通过TSV互连，使制作的芯片面积减小，厚度降低，厚度减小可达到60%以上，满足芯片更加小型化的需求。
一种芯片集成方法

[发明专利]一种TSV通孔侧壁的平坦化方法-CN201510349172.4在审
发明人：姚嫦娲 -专利权人：上海集成电路研发中心有限公司
申请日： 2015-06-19 - 公布日： 2015-12-09 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种TSV通孔侧壁的平坦化方法，包括以下步骤：首先提供半导体衬底，并对半导体衬底进行刻蚀，以在半导体衬底内得到通孔；接着采用CVD工艺在通孔的侧壁淀积二氧化硅薄膜；再接着采用湿法刻蚀工艺对二氧化硅薄膜进行部分刻蚀本发明通过对TSV通孔的侧壁进行平坦化处理，大大改善了扇贝形貌，并能得到具有光滑侧壁的TSV通孔结构，降低了后续填充TSV通孔的难度，例如介质层、阻挡层、种子层的均匀连续沉积，最终减小了TSV器件失效的可能性
一种 tsv 侧壁平坦方法

[发明专利]基于二极管的集成电路抗静电转接板及其制备方法-CN201711352556.7在审
发明人：冉文方 -专利权人：西安科锐盛创新科技有限公司
申请日： 2017-12-15 - 公布日： 2018-06-01 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种基于二极管的集成电路抗静电转接板及其制备方法，该制备方法包括：(a)选取硅基衬底；(b)在所述硅基衬底中二极管、TVS孔及隔离沟槽；(c)在所述TSV孔与所述二极管上表面制作金属互连线以使所述TSV孔与所述二极管相连接(d)去除所述硅基衬底底部部分材料，以在所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述二极管；(e)在所述TSV孔与所述二极管下表面制作凸点。本发明提供的基于二极管的集成电路抗静电转接板，通过在TSV转接板上加工二极管作为ESD防护器件，增强了层叠封装芯片的抗静电能力。
二极管硅基衬抗静电转接板制备集成电路隔离沟槽金属互连线抗静电能力层叠封装上表面下表面去除凸点制作芯片加工

[发明专利]一种大功率GaN器件散热与集成一体化结构及制作方法-CN202010460602.0在审
发明人：马盛林;练婷婷;王玮;金玉丰 -专利权人：厦门大学
申请日： 2020-05-26 - 公布日： 2020-10-13 - 主分类号： H01L23/46 文献下载
摘要：本发明公开了一种大功率GaN器件散热与集成一体化结构，包括TSV转接板、GaN器件、壳体和电路板，其中TSV转接板设有输入微流道、输出微流道和导流结构，GaN器件装配于TSV转接板上且背面设有第一开放微流道，第一开放微流道水平方向的两侧分别通过导流结构与输入微流道和输出微流道导通；TSV转接板装配于壳体内且设有与输入微流道和输出微流道导通的流道，电路板设于壳体的侧壁顶部并与TSV转接板电气连接。
一种大功率 gan 器件散热集成一体化结构制作方法

[发明专利]一种基于硅通孔的射频垂直互连传输结构-CN202110330168.9在审
发明人：王韬;费井汉;张万里 -专利权人：电子科技大学
申请日： 2021-03-29 - 公布日： 2021-07-09 - 主分类号： H01L23/66 文献下载
摘要：本发明结构通过信号传输装置、设置在上层转接板的TSV准同轴结构、下层转接板的TSV准同轴结构、以及BGA焊球完成信号传输，实现垂直互连。由于信号在传输过程中，转接板TSV(硅通孔)上的电流在上、下两层转接板之间会激励起径向波，该径向波会与TSV(硅通孔)中传输的TEM波相互耦合，影响其应用范围；因此在信号传输装置两侧各设有的一列等距离排列的TSV铜柱以减小信号在传输过程中出现的电磁干扰，进一步拓宽使用频率范围。
一种基于硅通孔射频垂直互连传输结构

[发明专利]具有可调整TSV延迟的存储器-CN202011340654.0在审
发明人： J·H·金特里;M·J·斯科特;G·S·加特林;L·H·马修斯;A·M·盖德勒;M·罗特;M·H·盖格;D·H·希斯科克;E·C·皮尔逊 -专利权人：美光科技公司
申请日： 2020-11-25 - 公布日： 2021-06-08 - 主分类号： G11C5/06 文献下载
摘要：本申请涉及一种具有可调整TSV延迟的存储器。本文公开了具有可调整硅通孔TSV延迟的存储器装置及系统以及相关联方法。在一个实施例中，一种设备包含多个存储器管芯和经配置以向所述多个存储器管芯传输信号或从所述多个存储器管芯接收信号的TSV。所述设备进一步包含电路，所述电路耦合到所述TSV并且经配置以将传播延迟引入到传输到或接收自所述TSV的信号上。
具有可调整 tsv 延迟存储器

[发明专利]一种大容量立体堆叠的DDR3芯片-CN202210576411.X在审
发明人：杨芳;李居强;王良江 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2022-05-25 - 公布日： 2022-09-02 - 主分类号： H01L23/538 文献下载
摘要：本发明公开一种大容量立体堆叠的DDR3芯片，属于半导体存储领域，包括多颗DDR3裸芯和TSV；多颗TSV堆叠放置，其两侧分别有相同数量的DDR3裸芯堆叠放置；在水平方向上，每层的DDR3裸芯与同层TSV通过RDL再布线实现同层互连；同层DDR3裸芯与TSV通过molding塑封材料进行包覆，隔绝TSV和DDR3裸芯与外界的接触；所述RDL再布线的底部固定有焊球，用于不同层的互连，最底层的焊球作为芯片的引出端
一种容量立体堆叠 ddr3 芯片

[发明专利]一种基于TSV一次集成和LTCC二次集成的计算微系统-CN202210699535.7在审
发明人：赵超;郭雁蓉;匡乃亮;赵国良;李庆 -专利权人：西安微电子技术研究所
申请日： 2022-06-20 - 公布日： 2022-09-09 - 主分类号： H01L25/18 文献下载
摘要：本发明公开了一种基于TSV一次集成和LTCC二次集成的计算微系统，包括CPU微模组、NAND微模组、SSD微模组、FPGA微模组、第一DDR3微模组和第二DDR3微模组；CPU微模组和FPGA微模组采用2.5D‑TSV集成工艺进行裸芯片到LTCC基板的电气连接；NAND微模组、第一DDR3微模组和第二DDR3微模组均采用3D‑TSV重构集成工艺进行多芯片同构堆叠，并与LTCC基板进行电气连接；SSD微模组采用2.5D‑TSV和3D‑TSV混合集成工艺进行多芯片异构堆叠，并与LTCC基板进行电气连接；NAND微模组用于大数据存储，第一DDR微模组和第二DDR微模组用于高速数据缓存。
一种基于 tsv 一次集成 ltcc 二次计算系统

[发明专利]一种DDR3存储微模组的布线结构和方法-CN202211064533.7在审
发明人：杨巧;王艳玲;赵超 -专利权人：西安微电子技术研究所
申请日： 2022-08-31 - 公布日： 2022-11-22 - 主分类号： H01L25/065 文献下载
摘要：本发明公开了一种DDR3存储微模组的布线结构和方法，包括若干层硅基板；每层硅基板里均埋置有DDR3芯片，若干层硅基板从下往上依次堆叠形成DDR3存储微模组；所述DDR3芯片外侧的硅基板上设置有TSV孔，每层硅基板上均设置有与下一层硅基板连接的层间信号连接引脚；DDR3芯片通过信号线连接TSV孔，层间信号连接引脚对应连接下层的TSV孔；最下层的硅基板上设置有对外引脚，对外引脚为DDR3存储微模组对外输出的信号连接点能够满足TSV三维堆叠系统的布局需求，保证信号的传输质量，尤其适合于多层TSV 3D堆叠的DDR3芯片的布线。
一种 ddr3 存储模组布线结构方法

[发明专利]一种适用于超深孔TSV填充的电镀铜液及其电镀铜工艺-CN202211539223.6在审
发明人：沈文宝;姚玉;洪学平 -专利权人：深圳创智芯联科技股份有限公司
申请日： 2022-12-01 - 公布日： 2023-04-18 - 主分类号： C25D3/38 文献下载
摘要：本发明公开了一种适用于超深孔TSV填充的电镀铜液及其电镀铜工艺。电镀铜工艺通过真空超声润湿的方式进行前处理，再配合本发明提供的TSV填充的电镀铜液实现超深孔TSV的100％填充。TSV电镀填充溶液包括甲基磺酸铜、甲基磺酸、二水氯化铜、N.N二甲基二硫代氨基甲酰基丙磺酸钠、2,5,8,11‑四甲基‑6‑十二碳炔‑5,8‑二醇聚氧乙烯醚、十二烷基聚氧乙烯醚硫酸钠、4,5,6,7‑四氢本发明提供的一种适用于超深孔的TSV填充镀铜技术不仅具有药水性能稳定、使用寿命可以达到30天，超出其他药水寿命1倍以上。
一种适用于超深孔 tsv 填充镀铜及其工艺

[发明专利]SRAM设备及其3D半导体集成电路-CN202310395342.7在审
发明人：唐昊莹;金兑衡;文大英;白尚叶;徐东旭 -专利权人：三星电子株式会社
申请日： 2023-04-13 - 公布日： 2023-10-20 - 主分类号： G11C5/06 文献下载
摘要：三维(3D)半导体集成电路包括：第一管芯，包括电源电路；第二管芯，包括具有贯通硅通路(TSV)束区的SRAM；第三管芯，包括处理器；以及TSV，每个TSV提供在TSV束区上并从TSV束区延伸到第三管芯。
sram 设备及其半导体集成电路