“tsv”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1603个，建议您升级VIP下载更多相关专利

[发明专利]适用于转接板的TSV结构及其制备方法-CN201310375502.8有效
发明人：王磊;张文奇 -专利权人：华进半导体封装先导技术研发中心有限公司
申请日： 2013-08-26 - 公布日： 2013-12-04 - 主分类号： H01L23/538 文献下载
摘要：本发明涉及一种适用于转接板的TSV结构及其制备方法，包括衬底；特征是：在所述衬底上设有TSV深孔，在TSV深孔的侧壁及底壁上设置第一绝缘层，在第一绝缘层表面设置第二绝缘层，在第二绝缘层表面设置扩散阻挡层，在扩散阻挡层表面设置种子层，在TSV深孔中填充导电金属。所述适用于转接板的TSV结构的制备方法，包括以下步骤：（1）在衬底上刻蚀形成TSV深孔；（2）在衬底正面采用热氧化方式生长二氧化硅，得到第一绝缘层；在第一绝缘层表面采用PECVD、SACVD或APCVD沉积TEOS，得到第二绝缘层；再在第二绝缘层表面沉积扩散阻挡层，在扩散阻挡层表面沉积种子层；最后在TSV深孔中填充导电金属。
适用于转接 tsv 结构及其制备方法

[发明专利]一种采用非对准键合工艺来制作TSV的电镀方法-CN201210006294.X有效
发明人：陈骁;罗乐;汤佳杰;徐高卫 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2012-01-10 - 公布日： 2017-04-19 - 主分类号： H01L21/60 文献下载
摘要：本发明涉及一种采用非对准键合工艺来制作TSV的电镀方法，其特征是利用晶圆带有两条平行切边的特点，将TSV晶圆与支撑晶圆带有金层的面相对、圆心重合但晶圆不重合后进行Au‑Au键合。键合后用铜导电胶带与电镀引线夹具连接实现TSV电镀填充。其工艺步骤为在已刻蚀出TSV的TSV晶圆的背面和裸支撑晶圆的一面上分别先后溅射一层TiW和Au层；将TSV晶圆的Au层面与裸支撑晶圆的Au层面相对并且完全重合，然后将其中一片晶圆以圆心为中心旋转90度，然后用铜导电胶带分别贴住露出的四个切边部位的种子层，引到键合晶圆的正面，电镀引线夹具导电胶带接触实现TSV电镀填充，并将导电胶带撕掉去除。
一种采用对准工艺制作 tsv 电镀方法

[发明专利]用于TSV封装芯片的内部信号量测的方法-CN201710734193.7有效
发明人：蔡斌;李建强;陈燕宁;邵瑾;乔彦彬;赵扬;刘晓昱 -专利权人：北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网公司
申请日： 2017-08-24 - 公布日： 2020-09-04 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种用于TSV封装芯片的内部信号量测的方法，该方法包括如下步骤：S1，将待测TSV封装芯片的背面进行研磨抛光，以露出TSV通孔和硅基板；S2，在距离TSV通孔的边缘的硅基板上沉积一个SiO2薄膜区域，以隔离硅基板；S3，清理TSV通孔的表面；S4，在TSV通孔下方的芯片和SiO2薄膜之间沉积金属PTSV通孔上的问题，从而显著提高了测试的效率和准确性。
用于 tsv 封装芯片内部信号量方法

[发明专利]TSV测量装置及测量方法-CN201480018599.X有效
发明人：黄映珉;金星龙;赵泰英 -专利权人： SNU精密股份有限公司
申请日： 2014-03-24 - 公布日： 2018-07-27 - 主分类号： G01N21/88 文献下载
摘要：本发明公开了能够测量诸如TSV的通孔的TSV测量装置及测量方法。用于测量形成在测量对象物的TSV的TSV测量装置，包括：光源；数字可变光圈部，被提供于从光源照射的光的路径上，并且根据TSV的纵横比(aspect ratio)调节从光源照射的光的照射面积；分束器，以相互垂直的第一方向与第二方向分割并输出通过数字可变光圈部的光，并且结合第一反射光及第二反射光来输出其结合光，其中第一反射光为从配置在第一方向的所述测量对象物反射的光，第二反射光为从配置在第二方向的镜面反射的光；及检测部，利用从分束器引导出的结合光来测量TSV。数字可变光圈部无物理性的移动且对应于TSV的纵横比来选择性地具有相互不同的口径大小的执行光圈功能。
tsv 测量装置测量方法

[发明专利]CIS产品TSV孔底部PAD表面绝缘层的刻蚀方法-CN201510048223.X在审
发明人：冯光建;张文奇 -专利权人：华进半导体封装先导技术研发中心有限公司
申请日： 2015-01-30 - 公布日： 2015-05-06 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种CIS产品TSV孔底部PAD表面绝缘层的刻蚀方法，其包括以下步骤：（1）、晶圆背部TSV孔刻蚀前，先沉积一层第一绝缘层；（2）、然后继续TSV孔的光刻和干法刻蚀工艺，刻出TSV孔；（3）、沉积TSV孔工艺后续第二绝缘层；（4）、对晶圆背整面进行干法刻蚀，直到将TSV孔底部PAD上面的绝缘层刻蚀完全。
cis 产品 tsv 底部 pad 表面绝缘刻蚀方法

[发明专利]基于BJT的集成电路抗静电转接板及其制备方法-CN201711352302.5在审
发明人：李妤晨 -专利权人：西安科技大学
申请日： 2017-12-15 - 公布日： 2018-07-24 - 主分类号： H01L23/60 文献下载
摘要：本发明涉及一种基于BJT的集成电路抗静电转接板及其制备方法，该制备方法包括：(a)选取硅基衬底；(b)在所述硅基衬底中第一指定区域与第二指定区域分别制作TSV孔与隔离沟槽；(c)分别对所述隔离沟槽与所述TSV孔进行填充；(d)在所述硅基衬底中第三指定区域制作BJT；(e)去除所述硅基衬底底部部分材料，以在所述硅基衬底底部露出所述TSV孔、所述隔离沟槽及所述BJT；(f)在所述TSV孔与所述BJT表面制作金属互连线以使所述TSV孔与所述BJT相连接。本发明提供的基于BJT的集成电路抗静电转接板，通过在TSV转接板上加工BJT作为ESD防护器件，增强了层叠封装芯片的抗静电能力。
硅基衬隔离沟槽抗静电转接板制备集成电路制作金属互连线抗静电能力层叠封装去除填充芯片加工

[发明专利]半导体装置及其制作方法-CN202211074228.6在审
发明人：薛晓晨;周玉 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2022-09-02 - 公布日： 2022-12-13 - 主分类号： H01L23/48 文献下载
摘要：所述半导体装置包括垂向堆叠且电性联通的至少两个TSV导通结构，其中至少一个所述TSV导通结构除了具有衬底以及贯穿所述衬底的TSV导通孔外，还包括设置于相应衬底第一面的衬底接地端、形成于所述衬底第一面的第一介质层以及对应于至少一个所述TSV导通孔设置的接地环，所述接地环至少环绕相应所述TSV导通孔位于所述第一介质层中的一部分，所述接地环通过所述衬底接地端接地，所述接地环具有屏蔽所环绕的TSV导通孔的传输线路对周围的结构及电路造成的电干扰的作用
半导体装置及其制作方法

[发明专利]具有TSV互连的半导体封装组件-CN201510974790.8有效
发明人：杨明宗;洪建州;黄伟哲;黄裕华;林子闳;詹归娣;吴瑞北;吴凯斌 -专利权人：联发科技股份有限公司
申请日： 2015-12-22 - 公布日： 2018-09-07 - 主分类号： H01L23/48 文献下载
摘要：本发明提供了一种具有TSV互连的半导体封装组件。所述半导体封装组件包括安装在基底上的第一半导体晶粒。第一半导体晶粒包括半导体衬底。TSV互连的第一阵列和TSV互连的第二阵列由半导体衬底形成，其中TSV互连的第一阵列和第二阵列被间隔区域分隔开。第一接地TSV互连位于间隔区域内。第一半导体晶粒的第一接地TSV互连具有耦接到第二半导体晶粒的接地衬垫上的第一端子以及耦接到位于半导体衬底的正面上的互连结构上的第二端子。本发明通过以上技术方案可以有效地增加集成度。
具有 tsv 互连半导体封装组件

[发明专利]一种TSV微盲孔表面电流密度的测定方法及系统-CN201610377641.8有效
发明人：王福亮;王峰;肖红斌;李亦杰;朱文辉;李军辉;韩雷 -专利权人：中南大学
申请日： 2016-05-31 - 公布日： 2018-05-04 - 主分类号： G01R19/08 文献下载
摘要：本发明公开了一种TSV微盲孔表面电流密度的测定方法及系统，测定过程为先将硅片和夹具一起放入电镀槽中，使得电镀液浸润到TSV微盲孔中；然后将电镀槽放回三维运动平台；将Pt电极定位到TSV微盲孔上表面位置；最后测定TSV微盲孔口部电流密度将Pt电极移动到距离TSV微盲孔口部10‑50纳米的位置；用微电阻仪的两极分别连接Pt电极与硅片表面的种子层，测量电阻R1；将硅片接入电镀电源的负极进行电镀，测量Pt电极与硅片表面的种子层之间的电压通过类似的方法，可测定TSV微盲孔表面不同位置的电流密度分布情况。
一种 tsv 微盲孔表面电流密度测定方法系统

[发明专利]一种三维封装结构及其制备方法-CN202211068311.2有效
发明人：陈彦亨;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2022-09-02 - 公布日： 2022-11-15 - 主分类号： H01L21/50 文献下载
摘要：本发明提供一种三维封装结构及其制备方法，所述三维封装结构包括：封装基板、重布线层、若干个TSV桥接基板、若干个芯片及塑封材料层；其中，所述重布线层位于所述封装基板的上表面，其与所述封装基板键合连接；若干个所述TSV桥接基板位于所述重布线层的上表面，其与所述重布线层键合连接；若干个所述芯片位于若干个所述TSV桥接基板的上表面，其与若干个所述TSV桥接基板键合连接；所述塑封材料层形成于所述重布线层的上表面。本发明提供的三维封装结构及其制备方法能够解决现有封装技术中采用整片的TSV中介层基板实现异构芯片互联、将TSV中介层基板直接与封装基板电连接，造成的成本增加并且良率较低的问题。
一种三维封装结构及其制备方法

[发明专利]用于制造3D集成方案的结构和方法-CN201410679773.7在审
发明人： P·R·巴特拉;J·W·格尔兹;S·S·伊耶;小道格拉斯·C·拉图利佩;S·斯科尔达斯;K·R·温斯特尔 -专利权人：国际商业机器公司
申请日： 2014-11-24 - 公布日： 2015-07-01 - 主分类号： H01L21/98 文献下载
摘要：本发明的实施例涉及利用晶片内硅通孔(TSV)和晶片间TSV的布置制造用于多个半导体晶片的3D集成方案的结构和方法，其中晶片内TSV把第一集成电路(IC)芯片的前侧电连接到第一IC芯片的背侧上的大的背侧布线，而晶片间TSV把第一IC芯片电连接到第二IC芯片。
用于制造集成方案结构方法

[发明专利]具有TSV和应力补偿层的集成电路(IC)-CN201310095219.X在审
发明人：崔尹升;杰弗里·A·韦斯特 -专利权人：德州仪器公司
申请日： 2013-03-22 - 公布日： 2013-09-25 - 主分类号： H01L23/48 文献下载
摘要：一种贯穿衬底的通孔TSV单位单元包含：衬底，其具有顶侧半导体表面和底侧表面；以及TSV，其延伸所述衬底的完全厚度，且包含由形成所述TSV的外边缘的电介质衬垫围绕的导电填料材料。顶侧半导体表面的外接区围绕所述TSV的所述外边缘。电介质隔离在所述外接区外部。拉伸接触蚀刻阻挡层t-CESL在所述电介质隔离上，且在所述外接区上。
具有 tsv 应力补偿集成电路 ic

[发明专利]一种空腔中芯片嵌入工艺-CN202010128870.2在审
发明人：郁发新;冯光建;王永河;马飞;程明芳 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-02-28 - 公布日： 2020-06-05 - 主分类号： H01L21/52 文献下载
摘要：本发明公开了一种空腔中芯片嵌入工艺，包括以下步骤：A，在SOI硅片表面制作TSV，孔底停在SOI上面，然后继续刻蚀SOI层，使TSV孔停在硅上；B，填充TSV孔，减薄硅片另一面，在另一面制作凹槽，凹槽停在SOI层；C，继续刻蚀凹槽，使TSV底部金属露出，在空腔内粘贴底部带有焊料的芯片；D，在芯片和空腔的间隙填充胶体固化，去除芯片表面胶体，得到最终嵌有芯片的空腔。
一种空腔芯片嵌入工艺

[发明专利]一种天线封装-CN202310163422.X在审
发明人：江忠信 -专利权人：联发科技股份有限公司
申请日： 2023-02-24 - 公布日： 2023-09-12 - 主分类号： H01Q1/22 文献下载
摘要：在一个实施例中，本发明提供的天线封装可包括：再分布层(RDL)结构，该再分布层结构有顶面以及与顶面相对的底面；硅通孔(TSV)芯片，设置在该RDL结构的该顶面上，其中该TSV芯片包括主动侧和后背侧，其中该TSV芯片还包括多个硅通孔，该多个硅通孔包括穿过该TSV芯片的整个厚度的RF信号通孔和接地通孔。
一种天线封装

[发明专利]具有测试单元的半导体器件、电子器件和测试方法-CN201410101376.1有效
发明人：裴柄郁 -专利权人：爱思开海力士有限公司
申请日： 2014-03-18 - 公布日： 2018-06-26 - 主分类号： H01L23/544 文献下载
摘要：本发明公开一种具有测试单元的半导体器件、电子器件和测试方法，该半导体器件能够检测从硅穿孔（TSV）迁移的铜（Cu）离子所导致的有缺陷或有故障的部分，由此提高器件性能和可靠性。该半导体器件包括：半导体基板，其包括由器件隔离区限定的有源区；硅穿孔（TSV），其形成为穿过半导体基板；以及测试单元，其形成在TSV附近，以确定存不存在由TSV导致的金属污染。
半导体器件测试单元半导体基板电子器件硅穿孔器件隔离区测试金属污染器件性能源区离子迁移穿过检测