“mram”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1078个，建议您升级VIP下载更多相关专利

[发明专利]包含磁性顶部触点的MRAM-CN202280011619.5在审
发明人： M·里佐洛;S·扎雷;V·V·梅塔;E·R·埃瓦茨 -专利权人：国际商业机器公司
申请日： 2022-01-14 - 公布日： 2023-09-26 - 主分类号： H10N50/85 文献下载
摘要：披露了一种磁性随机存取存储器(MRAM)结构，该MRAM结构包含磁性衬垫(160)，该磁性衬垫包含铁磁性材料，其位于磁性隧道结(MTJ)堆叠(140)与顶部触点(180)之间或可选金属硬掩模(150)之上
包含磁性顶部触点 mram

[发明专利]磁阻随机存取存储器(MRAM)位单元的阵列结构设计-CN201410208924.0有效
发明人：威廉·H·夏 -专利权人：高通股份有限公司
申请日： 2009-03-23 - 公布日： 2017-09-12 - 主分类号： G11C11/16 文献下载
摘要：本申请涉及磁阻随机存取存储器(MRAM)位单元的阵列结构设计。本发明揭示自旋转移力矩磁阻随机存取存储器(STT‑MRAM)位单元。所述位单元包括形成于第一平面中的源极线和形成于第二平面中的位线。
磁阻随机存取存储器 mram 单元阵列结构设计

[发明专利]半导体器件及其制造方法-CN201910911400.0有效
发明人：林灿;应继锋;赖志忠 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-25 - 公布日： 2023-09-01 - 主分类号： H10N50/10 文献下载
摘要：存储器器件包括磁阻随机存取存储器(MRAM)单元，MRAM单元包括磁隧道结(MTJ)。MTJ器件包括层堆叠件，包括设置在衬底上方的底部电极。晶种层设置在底部电极上方。缓冲层设置在底部电极和晶种层之间。
半导体器件及其制造方法

[发明专利]包含由不同方法形成的中间氧化层的MRAM及制造方法-CN200410043078.8无效
发明人：朴祥珍;金泰完;李正贤;朴玩濬;宋利宪 -专利权人：三星电子株式会社
申请日： 2004-04-23 - 公布日： 2004-12-01 - 主分类号： H01L27/10 文献下载
摘要：提供一种包含由不同的方法形成的中间氧化层的磁性随机存取存储器(MRAM)及其制造方法。MRAM包含由一下磁性层，一防氧化层，一隧穿氧化层，及一上磁性层形成的一磁性隧道结(MTJ)。
包含不同方法形成中间氧化 mram 制造

[发明专利]磁随机存取存储器-CN03816386.1有效
发明人：松寺久雄;沼田秀昭 -专利权人：日本电气株式会社
申请日： 2003-07-03 - 公布日： 2005-09-14 - 主分类号： H01L27/105 文献下载
摘要：本发明提供了一种使MRAM的存储单元的偏置磁场更有效地减少的技术。根据本发明的MRAM包括：具有能反转的自由自发磁化的自由层(11)；具有固定自发磁化的固定层(6)；和由非磁性体形成，插在所述自由层(11)和所述固定层(6)之间的间隔层(10)。
随机存取存储器

[发明专利]半导体装置及其制造方法-CN02819620.1有效
发明人：北村恒二;砂永登志男;宫武久忠 -专利权人：国际商业机器公司
申请日： 2002-10-29 - 公布日： 2005-01-12 - 主分类号： H01L27/105 文献下载
摘要：本发明提供防止发生寄生晶体管的MRAM存储单元的构造，作为MRAM存储单元的开关元件采用二极管，在SOI基板的表面半导体层中形成构成二极管的n型半导体层25和p型半导体层29，n型半导体层25和p型半导体层
半导体装置及其制造方法

[发明专利]具有矩形底部电极板的STT-MRAM位单元-CN200980131352.8无效
发明人：威廉·夏 -专利权人：高通股份有限公司
申请日： 2009-08-24 - 公布日： 2011-07-06 - 主分类号： G11C11/16 文献下载
摘要：本发明提供一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)位单元。所述STT-MRAM包括矩形底部电极(BE)板和处于所述矩形底部电极(BE)板上的存储元件。
具有矩形底部极板 stt mram 单元

[发明专利]一种MRAM存储阵列及MRAM-CN202111008181.9在审
发明人：杨保林;苏显鹏;姜原 -专利权人：浙江驰拓科技有限公司
申请日： 2021-08-30 - 公布日： 2023-03-03 - 主分类号： G06F30/39 文献下载
摘要：本发明提供了一种MRAM存储阵列及MRAM，该MRAM存储阵列包括多个存储区，其中，每个存储区包括主存储区、第一冗余存储区及第二冗余存储区。在主存储区中设置有主存储单元。
一种 mram 存储阵列

[发明专利]形成MRAM器件的方法及MRAM器件-CN202211682071.5在审
发明人：陈威全;许宏辉;李志远;徐移恒 -专利权人：芯合半导体公司
申请日： 2022-12-27 - 公布日： 2023-03-07 - 主分类号： H10B61/00 文献下载
摘要：本发明涉及一种形成MRAM器件的方法及MRAM器件。
形成 mram 器件方法

[发明专利]存储装置及使用基于块的逻辑物理地址对照表的读写方法-CN201510314241.8在审
发明人：戴瑾;郭一民 -专利权人：上海磁宇信息科技有限公司
申请日： 2015-06-10 - 公布日： 2016-06-01 - 主分类号： G06F12/12 文献下载
摘要：本发明提供一种存储装置，包括主机接口、主控芯片、用于存储数据的一个或多个NAND芯片以及MRAM，MRAM包括写缓存或读写缓存，MRAM还包括基于块的逻辑物理地址对照表，用于存储逻辑块号与其对应的物理块号
存储装置使用基于逻辑物理地址对照读写方法

[发明专利]使用MRAM的传感网节点模块、传感网节点与传感网-CN201510883171.8在审
发明人：戴瑾 -专利权人：上海磁宇信息科技有限公司
申请日： 2015-12-03 - 公布日： 2016-06-08 - 主分类号： H04W52/02 文献下载
摘要：本发明提供一种传感网节点模块，包括传感网芯片，传感网芯片包括CPU与射频通信模块，使用MRAM运行软件并存储数据；传感网节点模块还包括电源管理模块，在待机状态电源管理模块停止向CPU、射频通信模块与MRAM本发明提供的传感网节点模块、传感网节点及传感网，使用MRAM运行软件并存储数据，重新上电时无需重新加载软件，能够快速启动，有利于降低传感网节点的功耗；在待机状态时电源管理模块停止供电，进一步降低传感网节点的功耗
使用 mram 传感节点模块

[发明专利]自对准的MRAM底电极制备方法-CN201910552557.9在审
发明人：王雷;蒋信;刘鲁萍 -专利权人：中电海康集团有限公司;浙江驰拓科技有限公司
申请日： 2019-06-25 - 公布日： 2020-12-25 - 主分类号： H01L43/12 文献下载
摘要：本发明提供一种自对准的MRAM底电极制备方法，包括：提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连，在所述基底表面依次覆盖有第二阻挡层和导电金属层对所述导电金属层进行化学机械抛光，以去除所述底部通孔外部的导电金属层并在所述底部通孔内形成所需深度的凹陷；沉积底电极金属层，以完全充满所述凹陷；对所述底电极金属层进行化学机械抛光，停止于所述介电层，以在所述凹陷内形成MRAM本发明能够简化MRAM中底电极的制备工艺，进而避免了光刻工艺中无法精确对准的问题。
对准 mram 电极制备方法

[发明专利]MRAM器件的平坦化方法-CN201910184965.3在审
发明人：刘鲁萍;王雷 -专利权人：中电海康集团有限公司;浙江驰拓科技有限公司
申请日： 2019-03-12 - 公布日： 2020-09-22 - 主分类号： H01L43/12 文献下载
摘要：本发明提供一种MRAM器件的平坦化方法，所述MRAM器件包括基底，所述基底上设有存储单元结构，所述存储单元结构至少包括底电极以及位于所述底电极上的磁性隧道结，所述磁性隧道结的上表面具有一层金属薄膜保护层本发明的平坦化方法，能够提高CMP制程中对抛光终点的控制能力，提高MRAM器件中MTJ单元与顶电极的电互联。
mram 器件平坦方法

[发明专利]SOT MRAM单元和包括多个SOT MRAM单元的阵列-CN202011517396.9在审
发明人： M·德鲁阿尔;J·罗切 -专利权人：安塔利斯
申请日： 2020-12-21 - 公布日： 2021-07-23 - 主分类号： G11C11/16 文献下载
摘要：一种SOT‑MRAM单元（100），包括至少一个磁性隧道结（MTJ）（20），磁性隧道结（MTJ）（20）包括钉扎铁磁层（21）和自由铁磁层（23）之间的隧道势垒层（22）；SOT线（30），其大体上平行于层（21‑23）的平面延伸，并且接触所述至少一个MTJ（20）的第一端；至少第一源线（SL1），其连接到SOT线（30）的一端；至少第一位线（BL1）和第二位线（BL2），其中所述SOT‑MRAM单元包括一个MTJ（20），每个位线连接到MTJ（20）的另一端；或者其中所述SOT‑MRAM单元包括两个MTJ（20），每个MTJ连接到第一位线（BL1）和第二位线（BL2）中的一个。
sot mram 单元包括阵列

[发明专利]一种SOT-MRAM器件及其形成方法-CN202210085736.8在审
发明人：张丛;刘宏喜;陈文静;王嘉毅;曹凯华;王戈飞 -专利权人：致真存储（北京）科技有限公司
申请日： 2022-01-25 - 公布日： 2022-05-13 - 主分类号： H01L43/08 文献下载
摘要：本发明公开了一种SOT‑MRAM器件的形成方法，包括以下步骤：提供一衬底，在衬底上沉积SOT层；图形化磁隧道结图案到SOT层上方的光刻胶；对光刻胶表面进行固化处理，在SOT层上沉积MTJ堆叠层；采用剥离工艺去除SOT层上的光刻胶；在SOT层和MTJ堆叠层上沉积介质层，对介质层进行图形化处理，刻蚀介质层，将所需图案转移到介质层；在图形化处理后的介质层上沉积电极层，对电极层进行图形化处理，刻蚀后形成SOT‑MRAM本发明通过图形化光刻胶后沉积膜堆的方式，避免了对SOT层蚀刻而引起的器件开路，优化MTJ隧道结的侧壁形貌，消除了刻蚀引起的侧壁损伤及缺陷，提高了SOT‑MRAM器件的稳定性。
一种 sot mram 器件及其形成方法