“并行处理单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5168606个，建议您升级VIP下载更多相关专利

[发明专利]并行FLASH访问系统和方法-CN201710428615.8有效
发明人：王茂松 -专利权人：迈普通信技术股份有限公司
申请日： 2017-06-08 - 公布日： 2019-11-26 - 主分类号： G06F13/16 文献下载
摘要：本申请公开了一种并行FLASH访问系统和方法，涉及数据通信领域，用于实现对并行FLASH采用不同位宽总线来访问和数据存储。并行FLASH访问系统，包括：处理器单元、可编程逻辑单元和并行FLASH存储单元；其中，在所述处理器单元与所述可编程逻辑单元之间通过本地总线相连，在所述可编程逻辑单元与所述并行FLASH存储单元之间通过受控访问总线相连本申请实施例应用于并行FLASH访问和数据存储。
并行 flash 访问系统方法

[发明专利]数据处理系统-CN200810145382.1无效
发明人：野野村到 -专利权人：株式会社瑞萨科技
申请日： 2008-08-07 - 公布日： 2009-03-04 - 主分类号： G06F13/38 文献下载
摘要：本发明提供一种数据处理系统，包括具有发起单元(105)的第一半导体集成电路和具有目标单元(112)的第二半导体集成电路，发起单元对目标单元发送请求包，目标单元对发起单元发送响应包，进行分割处理连接。具有对发起单元发送的请求包数量和接收的响应包的数量的差值即可同时并行处理的请求数量计数的可同时并行处理的请求数量计数电路，控制响应包发送数以使上述可同时并行处理的请求数量计数电路的计数值在目标单元能处理的可同时并行处理的请求数量以下能动态地将可同时并行处理的请求数量变为适当的数，从而抑制发行请求包到取得响应包的最大等待时间。使基于可同时并行处理的请求数量的可变流控制成为可能。
数据处理系统

[发明专利]并行结构保序流量平衡系统及基于流分类的报文调度方法-CN200410070009.6有效
发明人：兰巨龙;汪斌强;陈越;林予松;贺磊 -专利权人：国家数字交换系统工程技术研究中心
申请日： 2004-07-30 - 公布日： 2006-02-01 - 主分类号： H04L29/02 文献下载
摘要：本发明涉及一种并行结构保序流量平衡系统及基于流分类的报文调度方法，用于将进入系统的IP报文流，按照同一业务流中的IP报文分派到同一并行处理单元和使各并行处理单元负载尽量平衡的原则分派至各并行处理单元，并在各并行处理单元负载不平衡时，对业务流在各并行处理单元的分派图样进行调整，以实现各并行处理单元的流量平衡和同一业务流中的报文保序，包括一流分类与标识子模快、一报文分派子模块和一测量子模块；本发明以解决并行结构的路由器中实现IP报文流量平衡
并行结构流量平衡系统基于分类报文调度方法

[发明专利]一种并行计算方法及装置-CN202011059959.4在审
发明人：王丹阳;林军;谢逍茹;陶为 -专利权人：南京风兴科技有限公司
申请日： 2020-09-30 - 公布日： 2020-12-25 - 主分类号： G06N3/063 文献下载
摘要：本申请示出一种并行计算方法及装置，用于稀疏神经网络处理器，所述一种并行计算方法包括以下步骤：卷积计算单元获取待处理图像数据，所述待处理图像数据包括：图像通道和图像尺寸；根据所述图像通道和图像尺寸生成并行度；根据所述并行度对所述待处理图像数据进行卷积计算，得到单元计算结果；处理单元处理所述单元计算结果，得到卷积计算结果；累加器将所述卷积计算结果进行累加。本申请实施例示出的一种并行计算方法及装置，能够通过并行计算同时处理一个或多个图像通道，提高稀疏神经网络处理器中卷积计算单元的利用率。
一种并行计算方法装置

[发明专利]基于FPGA+多DSP的高光谱图像高速并行处理系统及方法-CN201310631876.1有效
发明人：郭文记;吕群波;明星;赵宝玮;张桂峰;曾晓茹 -专利权人：中国科学院光电研究院
申请日： 2013-11-28 - 公布日： 2014-03-05 - 主分类号： G06T1/20 文献下载
摘要：本发明提供一种基于FPGA+多DSP的高光谱图像高速并行处理系统，包括：数据采集及回收模块、多DSP并行处理模块，所述多DSP并行处理模块通过CPCI总线与数据采集及回收模块通信连接，所述多DSP并行处理模块包括多片信号处理器DSP的DSP簇以及与所述信号处理器DSP一一对应连接的SDRAM存储器，任意两片所述信号处理器DSP之间具有通信通道，所述多片信号处理器DSP之间并行连接且时间同步；所述数据采集及回收模块包括FPGA处理单元、接收待处理光谱数据的数据接口单元以及用于CPCI总线连接的PCI-PCI桥接单元，所述数据接口单元、PCI-PCI桥接单元均与FPGA处理单元连接。
基于 fpga dsp 光谱图像高速并行处理系统方法

[实用新型]CUDA高性能SAR信号处理装置-CN201420575956.X有效
发明人：朱永前;尹光 -专利权人：南京长峰航天电子科技有限公司
申请日： 2014-10-08 - 公布日： 2015-01-14 - 主分类号： G01S13/90 文献下载
摘要：本实用新型公开了一种CUDA高性能SAR信号处理装置，包括信号接收前端、主信号控制处理器，CUDA高性能并行计算平台、成像显示单元；信号接收前端和主信号控制处理器均与CUDA高性能并行计算平台相连接，所CUDA高性能并行计算平台的信号输出端与成像显示单元相连；CUDA高性能并行计算平台包括SAR信号处理单元一和SAR信号处理单元二。本实用新型提供的CUDA高性能SAR信号处理装置，通过融合CUDA高性能计算平台强大的并行计算处理能力，协同信号处理平台实现SAR信号的高效、快速处理；采用多核CUDA并行工作，可以实现更大规模的并行计算平台的研制，可以在更高的精度下处理更大的SAR场景的回波信号，实现SAR信号的实时处理。
cuda 性能 sar 信号处理装置

[发明专利]一种DFT并行处理方法、装置、设备及存储介质-CN202110276067.8有效
发明人：刘福良;房旭;张丽君 -专利权人： OPPO广东移动通信有限公司
申请日： 2021-03-15 - 公布日： 2022-12-30 - 主分类号： G06F17/14 文献下载
摘要：本申请实施例公开了一种DFT并行处理方法，该方法包括：根据预设的并行取址规则，确定每级蝶形单元并行输入的至少一组输入数据的m个计数器的状态信息；根据m个计数器的状态信息，以及预设的地址映射规则，确定至少一组输入数据的存储地址；根据存储地址从存储单元中并行读取至少一组输入数据；将至少一组输入数据并行送入到每级蝶形单元的至少一个蝶形单元进行并行处理，至少一组输出数据；按照原存储地址，将至少一组输出数据写入对应输入数据的存储空间这样，通过m个计数器、并行取址规则和地址映射规则，实现对多个存储单元无冲突的并行访问，从而实现DFT的并行处理效率，降低DFT处理延时。
一种 dft 并行处理方法装置设备存储介质

[发明专利]工业异构网络高速协议转换装置及并行处理单元-CN202110535853.5有效
发明人：王恒;杨创;黄学达;许美星;邓安华;王平 -专利权人：重庆邮电大学
申请日： 2021-05-17 - 公布日： 2022-03-25 - 主分类号： H04L69/08 文献下载
摘要：本发明涉及一种工业异构网络高速协议转换装置及并行处理单元，属于工业互联网技术领域。该装置包括队列收发单元、协议转换单元、并行处理单元和SDN管理接口单元；通过无线模块收发工业无线网络数据，通过网卡收发工业有线网络数据和IPv6骨干网数据；队列收发单元用于数据包的分类管理；协议转换单元用于完成工业无线网络和工业有线网络与IPv6骨干网的协议转换；并行处理单元用于多协议转换的并行处理；SDN管理接口单元实现上层SDN控制器对协议转换装置的管控。本发明支持工业无线网络和工业有线网络与IPv6骨干网的协议转换，利用并行处理和高速缓存优化等技术，保障多协议转换的并行且高速处理，实现工业异构网络高效互联。
工业网络高速协议转换装置并行处理单元

[发明专利]一种面向通用计算的矢量处理器及数据处理方法-CN202210995446.7在审
发明人：王洲;王春祥;邰阳;宋雨江;韩亚;徐彦卿;何家骥;张效周;朱航;李存济;张帅;熊盼 -专利权人：北京冠邦开源智能系统工程技术有限公司
申请日： 2022-08-18 - 公布日： 2022-11-25 - 主分类号： G06F15/80 文献下载
摘要：本申请公开了一种面向通用计算的矢量处理器及数据处理方法，该方法包括：根据待处理数据的第一数据量确定矢量处理器中通道单元的第一数量和/或每个通道单元内的并行指令的第一数量，根据待处理数据的第二数据量确定矢量处理器中通道单元的第二数量和/或每个通道单元内的并行指令的第二数量；通过通道单元的第一数量和/或并行指令的第一数量执行待处理数据中第一数据量的数据的处理，通过通道单元的第二数量和/或并行指令的第二数量执行待处理数据中第二数据量的数据的处理，第一数据量与第二数据量不同，通道单元的第一数量与通道单元的第二数量不同，和/或并行指令的第一数量与并行指令的第二数量不同。
一种面向通用计算矢量处理器数据处理方法

[发明专利]一种卷积神经网络实现装置及方法-CN202010352040.8在审
发明人：唐大伟;欧歌;吴琼;王志良 -专利权人：京东方科技集团股份有限公司
申请日： 2020-04-28 - 公布日： 2020-08-21 - 主分类号： G06N3/04 文献下载
摘要：本申请公开了一种卷积神经网络实现装置和方法，所述卷积神经网络实现装置包括：处理单元和并行加速电路，处理单元发送控制指令至所述并行加速电路，以及，发送权重数据流和特征图数据流至所述并行加速电路，以及，接收所述并行加速电路返回的输出数据流，对所述输出数据流进行激活和池化处理，更新特征图数据流；所述并行加速电路接收所述处理单元的控制指令，接收并缓存所述权重数据流并行进行窗口化处理，以及，接收所述特征图数据流缓存为多路子特征图数据流，对所述多路子特征图数据流并行进行填充处理和窗口化处理，并行进行卷积处理。本实施例提供的方案，实现了并行卷积运算，提高了处理速度。
一种卷积神经网络实现装置方法

[发明专利]无源光网的并行分布式采样解扰设备及其方法-CN02156063.3无效
发明人：金志洪 -专利权人： LG电子株式会社
申请日： 2002-12-13 - 公布日： 2003-07-02 - 主分类号： H04B10/12 文献下载
摘要：本发明的并行分布式采样解扰(下文称为DSS)设备及方法将622MHz的时钟速度降低到了1/8的速度(77.76MHz)，并且将处理转换为以字节为单位的并行解扰处理，从而对以比特为单位的串行解扰处理进行操作本发明的并行DSS设备包括串行/并行转换单元，用于将所接收的数据转换成为并行数据(D[7∶0])，并且生成计数信号；报头误差检验(下文中称为HEC)生成单元，用于通过CRC计算而生成所接收数据的HEC数据，并且提取HEC数据的上两个比特；解扰处理单元，用于通过接收串行/并行转换单元和HEC生成单元的输出信号，从而进行字节模块的并行解扰。
无源并行分布式采样设备及其方法

[发明专利]ZigBee网以太网数据转换小型基站-CN200910266158.2无效
发明人：李明璋;王超;陆振华;李汉杰;任龙博;陈刚;唐小勇;郭东东;孙卫东;张德军;穆海军;万洪涛 -专利权人：青岛三同数字科技有限责任公司
申请日： 2009-12-30 - 公布日： 2010-08-25 - 主分类号： H04W84/18 文献下载
摘要：ZigBee网以太网数据转换小型基站，它涉及一种数据转换小型基站，它由FPGA并行处理单元(1)与存储系统(2)和数据备份中心(3)相连，FPGA并行处理单元(1)的外面接有外扩IO口(5)，MG2455收发单元(6)通过SPI接口与FPGA并行处理单元(1)相连，串口转以太网模块(4)通过RS232串口与FPGA并行处理单元(1)相连，电源管理部分(7)分别与FPGA并行处理单元(1)、存储单元(2)、数据备份中心(3)、串口转以太网模块(4)、外扩IO口(5)和MG2455收发单元(6)相连。
zigbee 以太网数据转换小型基站

[发明专利]一种基于并行计算技术的K-means单属性聚类算法处理机-CN201010133323.X无效
发明人：白树仁;廖玉芳;谢健;赵福华;马亿旿;杜东升 -专利权人：湖南省气候中心;湖南大学
申请日： 2010-03-26 - 公布日： 2010-09-01 - 主分类号： G06F15/16 文献下载
摘要：本发明公开了一种基于并行计算技术的K-means单属性聚类算法处理机，由网络交换机、管理与控制单元、数据预处理单元和并行计算单元组成，所述管理与控制单元、数据预处理单元和并行计算单元之间的数据通信通过网络交换机进行；其工作方法为：将并行计算的数据经数据预处理单元进行预处理，改造后的数据具有适合数据分割并行计算的形式，并将算法与并行计算机相结合；所述的数据预处理单元是在将数据排序后，按照从小到大的顺序依次排列，划分成
一种基于并行计算技术 means 属性算法处理机

[发明专利]一种并行压缩感知GPU加速实时成像系统与方法-CN202110512028.3有效
发明人：李虎;刘雪峰;姚旭日;翟光杰;岳钦崟;窦申成;刘璠 -专利权人：中国科学院国家空间科学中心
申请日： 2021-05-11 - 公布日： 2022-04-26 - 主分类号： H04N7/01 文献下载
摘要：本发明公开了一种并行压缩感知GPU加速实时成像系统与方法，所述系统包括并行流水线式处理的光学单元(I)、电学单元(II)和后端数据流水线处理单元(III)；其中，所述光学单元(I)，用于收集光信号，得到目标图像信号，经分段和调制后发送至电学单元(II)；所述电学单元(II)，用于进行并行互补压缩感知成像，完成并行互补测量，将低分辨率图像数据发送至后端数据流水线处理单元(III)；所述后端数据流水线处理单元(III本发明采用光学单元、电学单元和GPU加速重建部件并行流水线方案，实现压缩感知实时采集低分辨图像、实时重建与显示高分辨图像。
一种并行压缩感知 gpu 加速实时成像系统方法

[实用新型]多通道车辆检测电路-CN200920134885.9有效
发明人：杜剑华 -专利权人：杜剑华
申请日： 2009-08-19 - 公布日： 2010-05-26 - 主分类号： G08G1/042 文献下载
摘要：本实用新型公开了一种多通道车辆检测电路，包括微处理器、并行信号处理单元和至少2条传感电路，每条传感电路包括检测线圈、振荡单元和信号放大整形单元，信号放大整形单元将模拟信号转换成数字信号。并行信号处理单元包括与传感电路数量相同的信号输入端，每个信号输入端与1条传感电路的输出端连接；并行信号处理单元包括与传感电路数量相同的信号输出端，每个信号输出端分别连接微处理器的信号输入端；并行信号处理单元将并行输入的各输入信号进行电平转换后以并行方式输入微处理器
通道车辆检测电路