专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果21896个,建议您升级VIP下载更多相关专利
  • [发明专利]一种高速处理板系统-CN201610606456.1有效
  • 肖红;何凤义;孟令许;张科 - 四川赛狄信息技术有限公司
  • 2016-07-29 - 2017-01-04 - G06F15/173
  • 本发明公开了一种高速处理板系统,包括外壳,所述外壳内设置有电源模块、DSP模块、时钟模块、FPGA模块、时钟模块和接口模块,电源模块为其它各模块供电,时钟模块为DSP模块提供时钟信号,DSP模块包括5块DSP芯片,分别为DSP0、DSP1、DSP2、DSP3和DSP4,DSP芯片的JTAG信号经插座引出至外壳的前面板,各DSP芯片之间通过Link口成环形连接,LINK口传输以4bit模式,DSP芯片之间通信的FPGA模块与DSP芯片之间连接的Link口传输速率等于或大于20Mb /S,DSP芯片的内核时钟均为600MHz。本发明主要由5块DSP芯片和大容量的FPGA模块构成,FPGA模块通过Link口向DSP芯片传送数据,具有处理大规模数据的能力,并可通过外部总线发送指令对DSP芯片进行控制。
  • 一种高速处理系统
  • [实用新型]一种高速处理板-CN201620807144.2有效
  • 肖红;何凤义;孟令许;张科 - 四川赛狄信息技术有限公司
  • 2016-07-29 - 2017-03-22 - G06F15/80
  • 本实用新型公开了一种高速处理板,包括外壳,所述外壳内设置有电源模块、DSP模块、时钟模块、FPGA模块、时钟模块和接口模块,电源模块为其它各模块供电,时钟模块为DSP模块提供时钟信号,DSP模块包括5块DSP芯片,分别为DSP0、DSP1、DSP2、DSP3和DSP4,DSP芯片的JTAG信号经插座引出至外壳的前面板,各DSP芯片之间通过Link口成环形连接,LINK口传输以4bit模式,DSP芯片之间通信的FPGA模块与DSP芯片之间连接的Link口传输速率等于或大于20Mb/S,DSP芯片的内核时钟均为600MHz。本实用新型主要由5块DSP芯片和大容量的FPGA模块构成,FPGA模块通过Link口向DSP芯片传送数据,具有处理大规模数据的能力,并可通过外部总线发送指令对DSP芯片进行控制。
  • 一种高速处理
  • [发明专利]整流侧DSP与逆变侧DSP共用端口升级程序的方法-CN202111005289.2在审
  • 钟庭欢;任中福 - 易事特集团股份有限公司
  • 2021-08-30 - 2021-11-30 - G06F8/65
  • 本发明公开了一种整流侧DSP与逆变侧DSP共用端口升级程序的方法,包括:将逆变侧DSP的串口分别对应与整流侧DSP的串口并联,串口包括Tx引脚;检测是否接收到上位机发送的逆变侧DSP程序升级指令;若是,则将整流侧DSP的Tx引脚配置为输入引脚,并将逆变侧DSP的Tx引脚配置为外设引脚,以实现对逆变侧DSP程序的升级;若否,则将逆变侧DSP的Tx引脚配置为输入引脚,并将逆变侧DSP的Tx引脚配置为外设引脚,以建立整流侧DSP与外部的通讯或者实现对整流侧DSP程序的升级。本发明通过将逆变侧DSP的串口并联至整流侧DSP,并配合更改Tx引脚的配置,使得整流侧DSP和逆变侧DSP能够共用一个232端口进行程序升级,软硬件设计复杂度低,适于大范围推广应用。
  • 整流dsp逆变侧共用端口升级程序方法
  • [实用新型]一种基于双DSP架构的城轨列车控制装置-CN201521024992.8有效
  • 陈睿鹏 - 郑州湛思电子科技有限公司
  • 2015-12-11 - 2016-04-20 - G05B19/042
  • 本实用新型涉及一种基于双DSP架构的城轨列车控制装置,它包括DSP,所述的DSP包括通信DSP、控制DSP,所述的通信DSP的输出端连接有网卡芯片,所述的网卡芯片的输出端连接有以太网接口,所述的通信DSP的输出端连接有串口接口,所述的通信DSP的输出输入端连接有Nand Flash存储器、RAM存储器,所述的通信DSP通过地址/数据总线连接有控制DSP,所述的控制DSP的输出端连接有PWM调制器、模拟/数字转换器,所述的控制DSP的输出输入端连接有Nor Flash存储器;总的本实用新型具有双DSP架构、设计合理、分工明确、成本低、市场前景广阔的优点。
  • 一种基于dsp架构列车控制装置
  • [发明专利]嵌入式设备中节省内存占用的DSP固件加载方法-CN202310414650.X在审
  • 刘非;林贤生;黄俊斌 - 杭州国芯科技股份有限公司
  • 2023-04-18 - 2023-07-18 - G06F21/57
  • 本发明公开了嵌入式设备中节省内存占用的DSP固件加载方法。对于具有高级安全特性的系统,CPU无权访问DSP工作内存,现有加载DSP固件方法内存消耗较大。本发明方法使用静态分配内存的方式分配DSP工作内存,Text段和Data段具有高级安全特性,CPU无权访问,堆栈段无高级安全特性,CPU可以访问。将DSP固件放在外部存储Flash中,在运行DSP模块时才加载到DSP工作内存;加载时,首先CPU从外部存储中读取DSP固件,加载到DSP工作内存的堆栈段;然后M2M模块将DSP工作内存的堆栈段的DSP固件加载到DSP工作内存的Text段。本发明不仅能够提高DSP的执行效率,还能够节省内存空间。
  • 嵌入式设备节省内存占用dsp加载方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top