专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果561345个,建议您升级VIP下载更多相关专利
  • [发明专利]干法蚀刻方法-CN200910054407.1无效
  • 张海洋;孙武;符雅丽 - 中芯国际集成电路制造(上海)有限公司
  • 2009-07-03 - 2011-01-05 - H01L21/00
  • 一种干法蚀刻方法。所述干法蚀刻方法包括:对待蚀刻材料层依次进行主蚀刻及过蚀刻,其中在过蚀刻时采用的蚀刻气体至少包括能增加蚀刻反应中聚合物生成量的气体。所述干法蚀刻的方法减少蚀刻气体对蚀刻材料的损伤,从而减少了因所述损伤而产生的微粒残留。相应地,由于微粒残留减少,干法蚀刻后的清洗时间就可缩短,减少了清洗液对已形成器件结构的损伤。
  • 蚀刻方法
  • [发明专利]一种半导体器件的制作方法-CN202311162311.3在审
  • 朱红波;欧志文;刘单单;高向阳 - 粤芯半导体技术股份有限公司
  • 2023-09-11 - 2023-10-20 - H01L21/28
  • 本发明提供一种半导体器件的制作方法,包括:提供一半导体基底,于半导体基底上形成氧化硅层,氧化硅层划分为栅氧区域和栅氧区域;于氧化硅层上形成光刻胶层并图形化,图形化的光刻胶层显露栅氧区域;采用化学干法刻蚀法刻蚀栅氧区域,其中,化学干法刻蚀的过程中,刻蚀气体在反应腔室外电离成等离子体。本发明的半导体器件的制作方法中,采用化学干法刻蚀法刻蚀氧化硅层形成栅氧,不会产生等离子体诱导损伤,不会对栅氧产生钻刻削薄,提高器件性能。另外,刻蚀氧化硅层时预留牺牲氧化层,能够缩减工序,降低成本。
  • 一种半导体器件制作方法
  • [发明专利]干法刻蚀制作正梯形胶形的工艺-CN202310056716.2在审
  • 陈银培;刘耀菊;宁珈祺;吴超;杨巨椽 - 杭州美迪凯微电子有限公司
  • 2023-01-16 - 2023-05-16 - H01L21/311
  • 本发明公开了一种干法刻蚀制作正梯形胶形的工艺,其工艺步骤为:S1、取出基板,在基板上涂覆一层光敏底层胶达到设定的目标厚度;S2、在光敏底层胶上层再涂覆一层光刻胶,光刻胶的厚度大于光敏底层胶;S3、两层胶涂覆完毕后采用曝光显影坚膜的方式把上层的光刻胶做成具有正梯形或者倒梯形槽口的胶形,并裸露出需要去除的光敏底层胶;S4、采用干法刻蚀的工艺对上层的光刻胶胶和裸露出来的光敏底层胶一起进行干刻;S5、干刻后,通过去胶液将光敏底层胶上层残留的光刻胶去除,最终得到正梯形或者倒梯形胶形的产品,完成干法刻蚀制作正梯形胶形的工艺。
  • 刻蚀制作梯形工艺
  • [发明专利]铜互连线间空气隙的形成方法-CN201410593476.0在审
  • 林宏 - 上海集成电路研发中心有限公司
  • 2014-10-29 - 2015-01-28 - H01L21/768
  • 本发明提供了铜互连线间空气隙的形成方法,其包括:提供一半导体器件衬底;在半导体器件衬底表面沉积可干法刻蚀的籽晶层;在籽晶层表面沉积晶碳硬掩膜层;图案化晶碳硬掩膜层,暴露出部分籽晶层表面;在暴露的籽晶层表面上且在晶碳硬掩膜层中进行铜电镀,形成铜互连线;采用干法刻蚀去除非晶碳硬掩膜层,并干法刻蚀掉晶碳硬掩膜层区域下方的籽晶层;在铜互连线上沉积介质层,从而在铜互连线间形成空气隙。
  • 互连空气形成方法
  • [发明专利]绝缘体上的硅(SOI)衬底的制造工艺-CN96121530.5无效
  • 阿闭忠司 - 佳能株式会社
  • 1996-12-12 - 2001-12-26 - H01L21/20
  • 一种SOI衬底的制造工艺有效地除去在多孔硅区上的多孔硅区,并解决了玻璃衬底刻蚀时不可避免的问题和需要较厚的多孔硅区的问题。该工艺包括使单晶硅衬底的表面层成为多孔以形成多孔单晶硅区;在多孔单晶硅区的表面上形成第二多孔单晶硅区;将支撑衬底通过绝缘区键合到第二多孔单晶硅区的表面;除去第一多孔单晶硅区;以及除去多孔单晶硅区,其中除去第一多孔单晶硅区包括进行干法刻蚀的步骤,在该干法刻蚀中非多孔单晶硅区的刻蚀速率大于多孔单晶硅区的刻蚀速率。
  • 绝缘体soi衬底制造工艺

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top