“高压半导体晶体管”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4189846个，建议您升级VIP下载更多相关专利

[发明专利]薄膜晶体管阵列面板-CN201610190504.3有效
发明人：宁洪龙;徐苗;王磊;李珊 -专利权人：深圳市华星光电技术有限公司
申请日： 2016-03-30 - 公布日： 2018-12-28 - 主分类号： H01L27/12 文献下载
摘要：本发明公开了一种薄膜晶体管阵列面板。所述薄膜晶体管阵列面板包括：基板；扫描线；薄膜晶体管，所述薄膜晶体管具有背沟道刻蚀结构，所述薄膜晶体管包括：栅极；半导体层，所述半导体层中的半导体材料是锡硅氧化物；源极；以及漏极；其中，在所述背沟道刻蚀结构中，所述源极和所述漏极均设置于所述半导体层上，并且所述源极和所述漏极均与所述半导体层相接触；绝缘层，所述绝缘层设置于所述栅极与所述半导体层之间；数据线，所述数据线与所述源极连接；电极层，所述电极层与所述漏极连接本发明能有效提高薄膜晶体管中的半导体层的耐刻蚀性，能够有效保护所述薄膜晶体管中的背沟道，以防止所述背沟道损伤，从而提高所述薄膜晶体管的稳定性。
薄膜晶体管阵列面板

[发明专利]非易失性半导体存储装置-CN201410452812.X在审
发明人：细野浩司 -专利权人：株式会社东芝
申请日： 2014-09-05 - 公布日： 2015-09-16 - 主分类号： G11C16/06 文献下载
摘要：本发明提供一种可减少写入干扰的非易失性半导体存储装置。实施方式的非易失性半导体存储装置包括：存储单元阵列，其内含多个存储串(MS)，这些存储串内包含存储单元(MC)、第1及第2选择晶体管及晶体管，該存储单元是包含配置于半导体层上且向相对于所述半导体层的法线方向延伸的第1半导体及第2半导体(SC)、及隔着栅极绝缘膜而覆盖所述第1半导体及第2半导体的电荷蓄积层及控制栅极，该第1及第2选择晶体管是以夹着所述存储单元的方式形成，该晶体管(BG)是串列连接于所述第1选择晶体管及所述第2选择晶体管；以及控制部，其在向所述第1选择晶体管(ST1)执行写入动作前，将对所述存储单元施加写入电压。
非易失性半导体存储装置

[发明专利]互补型薄膜晶体管驱动背板及其制作方法、显示面板-CN201310742725.3有效
发明人：任章淳 -专利权人：京东方科技集团股份有限公司
申请日： 2013-12-27 - 公布日： 2014-04-09 - 主分类号： H01L21/84 文献下载
摘要：本发明涉及显示技术领域，尤其涉及一种互补型薄膜晶体管驱动背板及其制作方法、显示面板；该互补型薄膜晶体管驱动背板的制作方法，包括：在衬底基板上设置下半导体层，并形成P型半导体有源层；在下半导体层上设置栅绝缘层；在栅绝缘层上设置下电极层，并形成P型晶体管栅极、N型晶体管源极和N型晶体管漏极；在下电极层上设置上半导体层，并形成像素电极和N型半导体有源层；在上半导体层上设置隔离绝缘保护层，并形成接触孔和保护单元；在隔离绝缘保护层上设置上电极层，并形成P型晶体管源极、P型晶体管漏极和N型晶体管栅极；在上电极层上设置像素定义层，并形成像素连接口。
互补薄膜晶体管驱动背板及其制作方法显示面板

[发明专利]互补型TFT器件的制作方法及OLED显示面板的制作方法-CN201710218698.8有效
发明人：刘哲;王选芸 -专利权人：武汉华星光电技术有限公司
申请日： 2017-04-05 - 公布日： 2019-02-19 - 主分类号： H01L21/77 文献下载
摘要：该互补型TFT器件的制作方法通过溶液法连续制作一金属氧化物半导体薄膜晶体管和一有机半导体薄膜晶体管，所述金属氧化物半导体薄膜晶体管和有机半导体薄膜晶体管电性连接，且该金属氧化物半导体薄膜晶体管和有机半导体薄膜晶体管中的一个为N型沟道的薄膜晶体管，另一个为P型沟道的薄膜晶体管，能够减少真空设备和高温设备的使用，充分利用溶液法的可大面积实现和低成本的优势，降低产品制作成本，提升产品竞争力。
互补 tft 器件制作方法 oled 显示面板

[实用新型]微电子器件-CN202120260881.6有效
发明人： J·日默内·马蒂内 -专利权人：意法半导体（克洛尔2）公司
申请日： 2021-01-29 - 公布日： 2022-01-21 - 主分类号： H01L29/06 文献下载
摘要：微电子器件包括竖直布置在P型掺杂半导体衬底中的PNP晶体管和NPN晶体管，通过以下步骤制造：在半导体衬底中形成用于PNP晶体管的N+掺杂隔离阱；在N+掺杂隔离阱中形成P+掺杂区；在半导体衬底上外延生长第一半导体层；形成用于NPN晶体管的N+掺杂阱，其中N+掺杂阱的至少一部分延伸到第一半导体层中；然后在第一半导体层上外延生长第二半导体层；在第二半导体层中形成P掺杂区，该P掺杂区形成PNP晶体管的集电极；以及在第二半导体层中形成N掺杂区，该N掺杂区形成NPN晶体管的集电极。通过本实用新型的实施例，可以在微电子器件的同一半导体衬底中集成两种类型的晶体管，而不会降低任一个的性能。
微电子器件

[发明专利]存储器混装半导体装置及其制造方法-CN200410092285.2有效
发明人：中林隆 -专利权人：松下电器产业株式会社
申请日： 2004-11-05 - 公布日： 2005-05-11 - 主分类号： H01L27/108 文献下载
摘要：提供一种存储器混装半导体装置，在共同的半导体衬底(1)上设置包括存储器晶体管的存储器部(Rdram)和包括逻辑晶体管的逻辑部(Rlogc)。逻辑晶体管包括在半导体衬底上设置的栅电极(11)和在半导体衬底内形成的源/漏扩散层(17)，在该源/漏扩散层(17)上形成硅化物膜(12)。另一方面，存储器晶体管包括在半导体衬底上设置的栅电极(21)和在半导体衬底内形成的源/漏扩散层(27)。在此源/漏扩散层(27)上形成比在逻辑晶体管的源/漏扩散层(17)上形成的硅化物膜(12)膜厚还要薄的硅化物膜(22)。由此，在维持逻辑晶体管的性能的同时，可以降低存储器晶体管的泄漏以及使动作高速化。
存储器半导体装置及其制造方法

[发明专利]预估具高介电栅极介电层的金绝半场效晶体管寿命的方法-CN200610000641.2有效
发明人：蔡庆威;王志豪;季明华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-01-10 - 公布日： 2006-08-02 - 主分类号： G01R31/26 文献下载
摘要：本发明提供一种预估具高介电栅极介电层的金绝半场效晶体管寿命的方法。上述预估方法包括施加一偏压于一金属－绝缘－半导体场效晶体管元件的栅极上。维持一金属－绝缘－半导体场效晶体管元件的漏极电压等于或小于该偏压。由偏压导致金属－绝缘－半导体场效晶体管电性参数提前偏移所需的累积时间，量测元件的寿命。推导出该偏压与该元件的寿命之间的一函数关系。并将金属－绝缘－半导体场效晶体管的操作电压代入该函数关系，由此外插估算出金属－绝缘－半导体场效晶体管元件于操作电压的运作寿命。本发明提供了能精确地估算出具有高介电常数栅极介电层的金属－绝缘－半导体场效晶体管元件的运作寿命的方法。
预估具高介电栅极介电层半场晶体管寿命方法

[发明专利]电子电路-CN201711348790.2有效
发明人：安德烈亚斯·迈泽尔;马库斯·温克勒 -专利权人：英飞凌科技德累斯顿有限公司
申请日： 2017-12-15 - 公布日： 2021-07-27 - 主分类号： H03K17/687 文献下载
摘要：一种电子电路包括具有相同导电类型的第一晶体管器件和第二晶体管器件。第一晶体管器件被集成在第一半导体本体中，并且包括在第一半导体本体的第一表面处的第一负载焊盘和在第一半导体本体的第二表面处的第二负载焊盘。第二晶体管器件被集成在第二半导体本体中，并且包括在第二半导体本体的第一表面处的第一负载焊盘和在第二半导体本体的第二表面处的第二负载焊盘。第二晶体管器件的第一负载焊盘被安装至第一晶体管器件的第一负载焊盘，并且第一晶体管器件的第二负载焊盘被安装至导电载体。
电子电路

[实用新型]一种薄膜晶体管、阵列基板及显示装置-CN201621462616.1有效
发明人：张磊 -专利权人：厦门天马微电子有限公司;天马微电子股份有限公司
申请日： 2016-12-29 - 公布日： 2017-07-04 - 主分类号： H01L29/786 文献下载
摘要：本实用新型提供了一种薄膜晶体管、包括该薄膜晶体管的阵列基板以及包括该显示面板的显示装置。所述薄膜晶体管包括栅极、半导体和源极、漏极，半导体包括第一半导体和第二半导体，第一半导体与栅极之间绝缘设置，第二半导体与栅极之间绝缘设置，第一半导体和第二半导体之间设置有绝缘层，且第一半导体与第二半导体在垂直于第一半导体和/或第二半导体所在膜层的方向上通过连接体电连接。本实用新型将薄膜晶体管的半导体从二维结构变为三维结构，减少了工艺原因必须在衬底基板上保留的半导体支部之间的间距，一方面，能够减小薄膜晶体管的占位面积从而提高高分辨率显示装置的透过率；另一方面能够防止薄膜晶体管发生短路
一种薄膜晶体管阵列显示装置

[发明专利]集成芯片及其形成方法和读出方法-CN201911194850.9有效
发明人：施俊吉;杨敦年;亚历山大·卡尔尼斯基 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-11-28 - 公布日： 2022-05-06 - 主分类号： H01L27/146 文献下载
摘要：本申请的各个实施例针对绝缘体上半导体(SOI)DoP图像传感器以及用于形成SOI DoP图像传感器的方法。在一些实施例中，半导体衬底包括浮动节点和集电极区域。光电探测器位于半导体衬底中并且部分地由集电极区域限定。传输晶体管位于半导体衬底上方。集电极区域和浮动节点分别限定传输晶体管的源极/漏极区域。半导体台面位于半导体衬底上方并且与半导体衬底间隔开。读出晶体管位于半导体台面上并且由半导体台面部分地限定。半导体台面位于读出晶体管和半导体衬底之间。通孔从浮动节点延伸至读出晶体管的栅电极。本发明的实施例还涉及集成芯片及其形成方法和读出方法。
集成芯片及其形成方法读出

[发明专利]氮化物基半导体器件及其制造方法-CN202211463546.1在审
发明人：陈常;严慧;李思超 -专利权人：英诺赛科（珠海）科技有限公司
申请日： 2022-11-21 - 公布日： 2023-04-14 - 主分类号： H01L27/02 文献下载
摘要：一种氮化物基半导体器件，包括第一氮化物半导体层、第二氮化物半导体层、晶体管、第一二极管以及第二二极管。第二氮化物半导体层设置在第一氮化物半导体层上，第二氮化物半导体层的带隙大述第一氮化物半导体层的带隙。晶体管设置述第二氮化物半导体层上。第一二极管设置在第二氮化物半导体层上，第一二极管的阴极连接至晶体管的栅极。第二二极管设置在第二氮化物半导体层上，第二二极管的的阴极连接至晶体管的漏极，且第一二极管的阳极连接至第二二极管的阳极，其中第二二极管的击穿电压小于晶体管的击穿电压。
氮化物半导体器件及其制造方法

[发明专利]具有异质结和改进的沟道控制的FinFET-CN201480024529.5有效
发明人： V·莫洛兹;S·L·史密斯;吕强 -专利权人：美商新思科技有限公司
申请日： 2014-06-26 - 公布日： 2018-07-24 - 主分类号： H01L29/66 文献下载
摘要：粗略地描述，一种计算机程序产品描述了具有鳍、鳍支撑部、栅极和栅极电介质的晶体管。鳍包括第一晶体半导体材料，该第一晶体半导体材料包括在第一晶体管的源极区域和该晶体管的漏极区域之间的该晶体管的沟道区域。鳍支撑部包括与第一晶体半导体材料不同的第二晶体半导体材料。鳍的第一晶体半导体材料和鳍支撑部的第二晶体半导体材料在其间形成第一异质结。栅极、栅极电介质和/或隔离电介质可以被定位以改进沟道内的控制。
具有异质结改进沟道控制 finfet

[发明专利]集成在氮化镓半导体装置上的嵌位电路及相关半导体装置-CN202010014156.0在审
发明人：管要宾;盛健健 -专利权人：英诺赛科（珠海）科技有限公司
申请日： 2020-01-07 - 公布日： 2020-05-22 - 主分类号： H01L27/02 文献下载
摘要：本发明关于一种半导体装置以及嵌位电路。所述半导体装置包含：一衬底；一第一半导体层，设置在所述衬底上并且由三族氮化物半导体材料构成；一第二半导体层，设置在所述第一半导体层上并且由三族氮化物半导体材料构成；一功率晶体管结构，包含有一栅级结构、一漏级结构和一源级结构设置于所述第二半导体层上；一或多个第一晶体管结构(M1…M4)，设置在所述第二半导体层上；及一或多个第二晶体管结构(M5…Mn)，串连地设置在所述第二半导体层上，其中所述一或多个第一晶体管结构(M1…M4)的一端和所述一或多个第二晶体管结构(M5…Mn)的一端共同电连接至所述功率晶体管结构的所述漏级结构，且所述一或多个第一晶体管结构(M1…M4)的另一端和所述一或多个第二晶体管结构(M5…Mn)的另一端共同电连接至所述功率晶体管结构的所述源级结构
集成氮化半导体装置电路相关

[发明专利]晶体管结构、栅极驱动电路及其驱动方法和显示面板-CN202210760342.8在审
发明人：殷杜娟;郑浩旋 -专利权人：惠科股份有限公司
申请日： 2022-06-30 - 公布日： 2022-09-23 - 主分类号： H01L27/12 文献下载
摘要：本申请提供了一种晶体管结构、栅极驱动电路及其驱动方法和显示面板。其中，晶体管结构包括晶体管以及多条与晶体管电性连接的栅极线；晶体管包括半导体层和设置在半导体层上的源极和漏极，源极与半导体层的源极区连接，漏极与半导体层的漏极区连接，晶体管还包括对应半导体层的沟道区设置的多个栅极本申请的技术方案能够在工作环境温度出现变化后，对晶体管进行补偿调整，避免显示异常。
晶体管结构栅极驱动电路及其方法显示面板

[发明专利]一种全桥功率模块的封装结构-CN202110986037.6在审
发明人：廖光朝;张小兵 -专利权人：深圳云潼科技有限公司
申请日： 2021-08-26 - 公布日： 2021-11-30 - 主分类号： H01L25/07 文献下载
摘要：全桥功率模块的封装结构包括引线框架，引线框架包括上桥基岛和下桥基岛；第一晶体管组件，第一晶体管组件包括m个间隔设置的第一金属氧化物半导体场效应晶体管晶粒；第二晶体管组件，第二晶体管组件包括m个第二金属氧化物半导体场效应晶体管晶粒；m个间隔设置的第一金属氧化物半导体场效应晶体管晶粒的漏极串联电连接；第二金属氧化物半导体场效应晶体管晶粒的漏极与第一金属氧化物半导体场效应晶体管晶粒的源极一一对应，且电连接；第二金属氧化物半导体场效应晶体管晶粒的漏极作为信号输出端
一种功率模块封装结构