“门晶体管”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3836689个，建议您升级VIP下载更多相关专利

[发明专利]静态存储单元、阵列及器件-CN201810577974.4在审
发明人：王楠 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-06-05 - 公布日： 2019-12-13 - 主分类号： G11C11/419 文献下载
摘要：本发明提供了一种静态存储单元、阵列及器件，所述上拉晶体管组中具有呈对角线排布的两个上拉晶体管，所述下拉晶体管组位于所述上拉晶体管组的两侧，所述传输门晶体管组位于所述下拉晶体管组的外侧，所述下拉晶体管中的多个下拉晶体管的栅极呈一列排布，所述传输门晶体管组中的多个传输门晶体管的栅极呈一列排布，可以方便的区分所述下拉晶体管及所述传输门晶体管，实现单独选中并操作所述传输门晶体管，以对所述传输门晶体管的源极、漏极或者栅极进行特殊的操作(例如离子注入
传输门晶体管下拉晶体管上拉晶体管排布静态存储单元读写对角线漏极源极离子选中

[发明专利]用于测量SRAM的传输门器件的阈值电压的方法和电路-CN201410554697.7有效
发明人：张弓;李煜 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-10-17 - 公布日： 2018-09-21 - 主分类号： G11C11/413 文献下载
摘要：本发明提供一种用于测量SRAM的传输门器件的阈值电压的方法和电路。所述方法包括：为SRAM的上拉晶体管的衬底施加第一电压；为下拉晶体管和传输门晶体管的衬底施加第二电压；为传输门晶体管的漏极施加第三电压；将待测传输门晶体管的源极节点预设为低电位，将非待测传输门晶体管的源极节点预设为高电位；为传输门晶体管的栅极施加从零到第四电压进行变化的电压；测量待测传输门晶体管的沟道电流，当沟道电流达到预设电流值时，为传输门晶体管的栅极施加的电压为待测传输门晶体管的阈值电压。本发明所提供的用于测量SRAM的传输门器件的阈值电压的方法可以实现在SRAM标准位元上进行测试，无需专用的测试结构。
用于测量 sram 传输器件阈值电压方法电路

[发明专利]随机访问存储器单元结构、随机访问存储器及其操作方法-CN201410155104.X有效
发明人：潘立阳;刘雪梅;伍冬 -专利权人：清华大学;清华大学深圳研究生院
申请日： 2014-04-17 - 公布日： 2017-02-15 - 主分类号： G11C11/4063 文献下载
摘要：本发明提出随机访问存储器单元结构、随机访问存储器及其操作方法，该单元结构包括N型门管、P型门管、N型晶体管和P型晶体管，其中，N型晶体管的源极与器件内部可调低电压相连，P型晶体管的源极与器件内部可调电源电压相连，N型晶体管的漏极与P型晶体管的栅极相连，N型晶体管的栅极与P型晶体管的漏极相连，N型门管的漏极与位线相连，N型门管的栅极与写入字线相连，N型门管的源极连接至N型晶体管的漏极与P型晶体管的栅极之间的第一节点，P型门管的漏极与互补位线相连，P型门管的栅极与读取字线相连，P型门管的源极连接至N型晶体管的栅极与P型晶体管的漏极之间的第二节点。
随机访问存储器单元结构及其操作方法

[发明专利]具有垂直全环栅MOSFET的SRAM单元-CN201410808090.7有效
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-22 - 公布日： 2018-09-11 - 主分类号： G11C11/417 文献下载
摘要：本发明提供了一种静态随机存取存储器(SRAM)单元，包括：第一上拉晶体管和第二上拉晶体管；与第一上拉晶体管和第二上拉晶体管形成交叉锁存的反相器的第一下拉晶体管和第二下拉晶体管；以及第一传输门晶体管和第二传输门晶体管第一上拉晶体管和第二上拉晶体管、第一下拉晶体管和第二下拉晶体管、以及第一传输门晶体管和第二传输门晶体管中的每个均包括作为第一源极/漏极区的底板、位于底板上方的沟道和作为第二源极/漏极区的顶板。第一隔离有源区位于SRAM单元中，并且用作第一下拉晶体管的底板和第一传输门晶体管的底板。第二隔离有源区位于SRAM单元中，并且用作第二下拉晶体管的底板和第二传输门晶体管的底板。
具有垂直全环栅 mosfet sram 单元

[发明专利]用于SRAM单元的晶体管基体偏置控制电路-CN201910861655.0在审
发明人：贾殷恩卓·辛格;苏希可哈·贾殷;迪普提·萨伊尼;杰瓦兰特·库马尔·米什拉;帕特里克·范德施蒂格 -专利权人：恩智浦有限公司
申请日： 2019-09-11 - 公布日： 2020-03-20 - 主分类号： G11C11/419 文献下载
摘要：所述SRAM单元包括上拉晶体管、下拉晶体管以及传输门晶体管。所述偏置控制电路连接到所述下拉晶体管和所述传输门晶体管的基体端以便提供偏置电压。所述偏置控制电路通过所述偏置电压控制所述下拉晶体管和所述传输门晶体管的阈值电压。所述偏置电压与温度相关，基于所述下拉晶体管和所述传输门晶体管的所述基体端处的结漏电而产生。使用温度相关的偏置电压来偏置所述下拉晶体管和所述传输门晶体管的所述基体端确保所述SRAM单元的写入裕量和静态噪声容限(SNM)在限定的温度范围内相对恒定并且高于可接受水平。
用于 sram 单元晶体管基体偏置控制电路

[发明专利]后备域数据保护的电路及其方法-CN202110133064.9有效
发明人：章锡翔;汤臻;夏佳圆;刘强;吴忠洁 -专利权人：上海灵动微电子股份有限公司
申请日： 2021-02-01 - 公布日： 2021-04-30 - 主分类号： H02J9/06 文献下载
摘要：本申请涉及一种集成电路领域，提供了一种后备域数据保护的电路及其方法，该电路包括：第一至第四PMOS晶体管、非逻辑门和与逻辑门，第一PMOS晶体管的漏极连接主电源，源极连接第二PMOS晶体管的源极，第二PMOS晶体管的漏极连接后备域网络，第一PMOS晶体管和第二PMOS晶体管的栅极均连接非逻辑门的输出端，非逻辑门的输入端连接第一控制信号；第三PMOS晶体管的漏极连接备用电源，源极连接第四PMOS晶体管的源极，第四PMOS晶体管的漏极连接后备域网络，第三PMOS晶体管的栅极连接与逻辑门的输出端，第四PMOS晶体管的栅极和与逻辑门的第一输入端连接第一控制信号，与逻辑门的第二输入端连接第二控制信号。
后备数据保护电路及其方法

[实用新型]一种绝缘门极晶体管过流保护装置-CN201320147986.6有效
发明人：王陈宁;徐晓峰;查长礼 -专利权人：王陈宁
申请日： 2013-03-29 - 公布日： 2013-08-28 - 主分类号： H02H7/22 文献下载
摘要：本实用新型公开了一种绝缘门极晶体管过流保护装置，包括控制箱和固定在控制箱内的过流保护电路，过流保护电路包括输入信号隔离电路、开关电路、绝缘门极晶体管集电极-发射极电压Vce采样电路、慢关断电路、脉冲功率放大电路、故障信号输出电路和绝缘门极晶体管IGBT。采用本实用新型的技术方案，当绝缘门极晶体管IGBT集电极电流在设定的范围内时，绝缘门极晶体管IGBT正常导通和关闭，故障信号输出电路输出高电平，一旦绝缘门极晶体管IGBT中出现过流，保护电路起作用，及时的关断绝缘门极晶体管IGBT，有效地防止了绝缘门极晶体管IGBT过流损坏，提高了绝缘门极晶体管IGBT工作的稳定性。
一种绝缘晶体管保护装置

[发明专利]具有读优选单元结构、写驱动器的静态随机存取存储器(SRAM)、相关系统和方法-CN201480005383.X有效
发明人： S-O·郑;Y·杨;B·杨;Z·王;C·F·耶普 -专利权人：高通股份有限公司
申请日： 2014-01-22 - 公布日： 2018-01-23 - 主分类号： G11C11/412 文献下载
摘要：在一个实施例中，该SRAM具有六晶体管位单元。读优选位单元是通过提供两个反相器来实现的，这两个反相器各自具有上拉晶体管、下拉晶体管和传输门晶体管。每个上拉晶体管与反馈环相关联。每个晶体管具有宽度和长度。传输门晶体管的长度被增大。各下拉晶体管的宽度彼此相等并且还等于传输门晶体管的宽度。传输门和各下拉晶体管的宽度也可相对于先前设计而增大。还可使用写辅助电路来改进性能。
具有优选单元结构驱动器静态随机存取存储器 sram 相关系统方法

[发明专利]用于测量SRAM的上拉或下拉器件的阈值电压的方法和电路-CN201410554641.1有效
发明人：张弓;李煜 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-10-17 - 公布日： 2018-09-21 - 主分类号： G11C11/4063 文献下载
摘要：所述方法包括：为上拉晶体管的衬底施加第一电压；为下拉晶体管的衬底和传输门晶体管的衬底施加第二电压；为传输门晶体管的栅极施加第三电压；为与待测晶体管的源极或漏极相连的第一传输门晶体管的漏极施加第四电压；为与待测晶体管的栅极相连的第二传输门晶体管的漏极施加在预定电压范围内单向变化的第五电压；禁用SRAM的锁存电路中除待测晶体管以外的晶体管；测量第一传输门晶体管的沟道电流，当沟道电流达到预设电流值时，待测晶体管的栅极电压与源极电压的差为待测晶体管的阈值电压。
用于测量 sram 下拉器件阈值电压方法电路

[实用新型]一种应用于可逆逻辑电路的NFT可逆逻辑门电路-CN202022357263.1有效
发明人：王仁平;陈荣林;孙恒 -专利权人：福州大学
申请日： 2020-10-21 - 公布日： 2021-06-01 - 主分类号： H03K19/20 文献下载
摘要：本实用新型涉及一种应用于可逆逻辑电路的NFT可逆逻辑门电路，包括第一反相器、第二反相器、异或门和八个晶体管；所述第一晶体管与第二晶体管构成第一传输门、第三晶体管与第四晶体管构成第二传输门、第五晶体管与第六晶体管构成第三传输门、第七晶体管与第八晶体管构成第四传输门；所述异或门输入端包括A端、B端以及A非端，输出为Y端。
一种应用于可逆逻辑电路 nft 逻辑门电路

[发明专利]一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置-CN201910236386.9在审
发明人：刘召军;王若宁;李伟增 -专利权人：深圳市思坦科技有限公司
申请日： 2019-03-27 - 公布日： 2019-05-21 - 主分类号： G09G3/32 文献下载
摘要：本发明公开了一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置，逻辑门运算电路包括第一晶体管、第二晶体管、电容和发光器件；第一晶体管的第一极和栅极分别作为逻辑门运算电路的第一输入端和第二输入端，第一晶体管的第二极与第二晶体管的栅极电连接；第二晶体管的第一极与第一电源线电连接，第二晶体管的第二极与发光器件的第一极电连接，第二晶体管的第二极作为逻辑门运算电路的输出端；发光器件的第二极与第二电源线电连接；电容的第一极与第二晶体管的栅极电连接，电容的第二极电连接参考电压线；其中，第一晶体管和第二晶体管均为P型晶体管。实现基于像素驱动的逻辑门运算电路既可驱动发光二极管发光，也可实现逻辑与运算功能。
晶体管运算电路逻辑门第一极电连接发光器件像素驱动电容电源线电连接集成芯片显示装置输入端参考电压线发光二极管逻辑与运算输出端发光驱动

[实用新型]一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置-CN201920401630.8有效
发明人：刘召军;王若宁;李伟增 -专利权人：深圳市思坦科技有限公司
申请日： 2019-03-27 - 公布日： 2020-02-21 - 主分类号： G09G3/32 文献下载
摘要：本实用新型公开了一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置，逻辑门运算电路包括第一晶体管、第二晶体管、电容和发光器件；第一晶体管的第一极和栅极分别作为逻辑门运算电路的第一输入端和第二输入端，第一晶体管的第二极与第二晶体管的栅极电连接；第二晶体管的第一极与第一电源线电连接，第二晶体管的第二极与发光器件的第一极电连接，第二晶体管的第二极作为逻辑门运算电路的输出端；发光器件的第二极与第二电源线电连接；电容的第一极与第二晶体管的栅极电连接，电容的第二极电连接参考电压线；其中，第一晶体管和第二晶体管均为P型晶体管。实现基于像素驱动的逻辑门运算电路既可驱动发光二极管发光，也可实现逻辑与运算功能。
一种基于像素驱动逻辑运算电路集成芯片显示装置

[发明专利]一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置-CN201910237671.2在审
发明人：刘召军;王若宁;李伟增 -专利权人：深圳市思坦科技有限公司
申请日： 2019-03-27 - 公布日： 2019-06-28 - 主分类号： G09G3/32 文献下载
摘要：本发明公开了一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置，逻辑门运算电路包括第一晶体管、第二晶体管、电容和发光器件；第一晶体管的第一极和栅极分别作为逻辑门运算电路的第一输入端和第二输入端，第一晶体管的第二极与第二晶体管的栅极电连接；发光器件的第一极与第一电源线电连接；第二晶体管的第一极与发光器件的第二极电连接，第二晶体管的第一极作为逻辑门运算电路的输出端，第二晶体管的第二极与第二电源线电连接；电容的第一极与第一晶体管的第二极电连接，电容的第二极电连接参考电压线；其中，第一晶体管和第二晶体管均为N型晶体管。实现基于像素驱动的逻辑门运算电路既可驱动发光器件发光，也可实现逻辑与非运算功能。
晶体管运算电路逻辑门第一极发光器件电连接像素驱动电容电源线电连接集成芯片显示装置输入端参考电压线非运算逻辑与输出端发光驱动

[发明专利]一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置-CN201910237308.0在审
发明人：刘召军;王若宁;李伟增 -专利权人：深圳市思坦科技有限公司
申请日： 2019-03-27 - 公布日： 2019-05-17 - 主分类号： G09G3/32 文献下载
摘要：本发明公开了一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置，逻辑门运算电路包括第一晶体管、第二晶体管、电容和发光器件；第一晶体管的第一极和栅极分别作为逻辑门运算电路的第一输入端和第二输入端，第一晶体管的第二极与第二晶体管的栅极电连接；发光器件的第一极与第一电源线电连接；第二晶体管的第一极与发光器件的第一极电连接，第二晶体管的第一极作为逻辑门运算电路的输出端，第二晶体管的第二极与第二电源线电连接；电容的第一极与第一晶体管的第二极电连接，电容的第二极电连接参考电压线；其中，第一晶体管和第二晶体管均为P型晶体管。实现基于像素驱动的逻辑门运算电路既可驱动发光器件发光，也可实现逻辑或运算功能。
晶体管运算电路第一极逻辑门发光器件电连接像素驱动电容电源线电连接集成芯片显示装置输入端参考电压线运算功能逻辑或输出端发光驱动

[实用新型]一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置-CN201920398346.X有效
发明人：刘召军;王若宁;李伟增 -专利权人：深圳市思坦科技有限公司
申请日： 2019-03-27 - 公布日： 2020-02-21 - 主分类号： G09G3/32 文献下载
摘要：本实用新型公开了一种基于像素驱动的逻辑门运算电路、集成芯片和显示装置，逻辑门运算电路包括第一晶体管、第二晶体管、电容和发光器件；第一晶体管的第一极和栅极分别作为逻辑门运算电路的第一输入端和第二输入端，第一晶体管的第二极与第二晶体管的栅极电连接；发光器件的第一极与第一电源线电连接；第二晶体管的第一极与发光器件的第一极电连接，第二晶体管的第一极作为逻辑门运算电路的输出端，第二晶体管的第二极与第二电源线电连接；电容的第一极与第一晶体管的第二极电连接，电容的第二极电连接参考电压线；其中，第一晶体管和第二晶体管均为P型晶体管。实现基于像素驱动的逻辑门运算电路既可驱动发光器件发光，也可实现逻辑或运算功能。
一种基于像素驱动逻辑运算电路集成芯片显示装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条