[发明专利]静态存储单元、阵列及器件在审
| 申请号： | 201810577974.4 | 申请日： | 2018-06-05 |
| 公开（公告）号： | CN110570888A | 公开（公告）日： | 2019-12-13 |
| 发明（设计）人： | 王楠 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | G11C11/419 | 分类号： | G11C11/419;G11C11/412 |
| 代理公司： | 31237 上海思微知识产权代理事务所(普通合伙) | 代理人： | 屈蘅;李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种静态存储单元、阵列及器件，所述上拉晶体管组中具有呈对角线排布的两个上拉晶体管，所述下拉晶体管组位于所述上拉晶体管组的两侧，所述传输门晶体管组位于所述下拉晶体管组的外侧，所述下拉晶体管中的多个下拉晶体管的栅极呈一列排布，所述传输门晶体管组中的多个传输门晶体管的栅极呈一列排布，可以方便的区分所述下拉晶体管及所述传输门晶体管，实现单独选中并操作所述传输门晶体管，以对所述传输门晶体管的源极、漏极或者栅极进行特殊的操作(例如离子注入)，增加其读写的电流，进而增加静态存储单元的读写速度。 | ||
| 搜索关键词： | 传输门晶体管 下拉晶体管 上拉晶体管 排布 静态存储单元 读写 对角线 漏极 源极 离子 选中 | ||
【主权项】：
1.一种静态存储单元，其特征在于，所述静态存储单元形成于一衬底上，所述静态存储单元包括上拉晶体管组、两个下拉晶体管组及两个传输门晶体管组；/n所述上拉晶体管组包括两个上拉晶体管，两个所述上拉晶体管的栅极在所述衬底上呈对角线排布；所述下拉晶体管组包括多个下拉晶体管，多个所述下拉晶体管的栅极呈一列排布；所述传输门晶体管组包括多个传输门晶体管，多个所述传输门晶体管的栅极呈一列排布；/n两个所述下拉晶体管组分别位于所述上拉晶体管组的外侧，两个所述传输门晶体管组分别位于两个所述下拉晶体管组的外侧。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810577974.4/，转载请声明来源钻瓜专利网。
- 上一篇：智能翻译笔
- 下一篇：找出电阻式随机存取存储器的最佳操作条件的方法
- 同类专利
- 一种具有低功耗和写增强的混合10T TFET-MOSFET SRAM单元电路-201920971282.8
- 彭春雨;刘东;蔺智挺;卢文娟;吴秀龙;黎轩;陈军宁 - 安徽大学
- 2019-06-24 - 2019-12-31 - G11C11/419
- 本实用新型公开了一种具有低功耗和写增强的混合10T TFET‑MOSFET SRAM单元电路，使用双向导通的NMOSFET代替TFET作SRAM单元的访问管。其利用MOSFET双向导通的特点以及TFET比MOSFET具有更低的阈值电压、更小的泄漏电流、更低的关断电流和更高的开关电流比等优势，减小了TFET SRAM静态功耗，同时也降低了保持状态下的单元泄漏电流；利用读写分离将存储节点与读取路径分开，从而提高了读取稳定性；从单元写速度的仿真结果来看，单元的工作电压越低，写速度越快；在相同的工作电压下如0.4V到0.9V，其静态功耗与6T TFET SRAM单元结构相比，至少降低2个数量级，而且提高了TFET SRAM单元的写裕度，降低了单元的静态功耗，提高了单元的写能力和写速度。
- 静态存储单元、阵列及器件-201810577974.4
- 王楠 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-06-05 - 2019-12-13 - G11C11/419
- 本发明提供了一种静态存储单元、阵列及器件，所述上拉晶体管组中具有呈对角线排布的两个上拉晶体管，所述下拉晶体管组位于所述上拉晶体管组的两侧，所述传输门晶体管组位于所述下拉晶体管组的外侧，所述下拉晶体管中的多个下拉晶体管的栅极呈一列排布，所述传输门晶体管组中的多个传输门晶体管的栅极呈一列排布，可以方便的区分所述下拉晶体管及所述传输门晶体管，实现单独选中并操作所述传输门晶体管，以对所述传输门晶体管的源极、漏极或者栅极进行特殊的操作(例如离子注入)，增加其读写的电流，进而增加静态存储单元的读写速度。
- 一种用于SRAM的读写优化电路-201910762864.X
- 陈依雅;张捷;刘雯 - 上海华力微电子有限公司
- 2019-08-19 - 2019-11-26 - G11C11/419
- 本发明提供一种用于SRAM的读写优化电路，选择模块、读操作控制模块、写操作控制模块以及SRAM存储单元；其中选择模块包含由栅极和漏极交叉互联的两个PMOS管组成的若干钳位电路；选择模块的一端与写操作控制模块连接，另一端与读操作控制模块连接；每一个钳位电路连接一个SRAM存储单元。本发明在选择模块中加入一个由两个栅极与漏极交叉互联的PMOS管组成的钳位电路；可以有效防止SRAM存储单在读取过程中内部节点数据翻转，有效提升SRAM的良率，同时可以提高写入读出速度。
- 专利分类
