|
钻瓜专利网为您找到相关结果 2152128个,建议您 升级VIP下载更多相关专利
- [实用新型]镀金钯铜线封装硅麦电路键合线的结构-CN201720858996.9有效
-
陈贤明
-
深圳市矽格半导体科技有限公司
-
2017-07-16
-
2018-01-23
-
H01L23/49
- 本实用新型公开了一种镀金钯铜线封装硅麦电路键合线的结构,该结构包括PCB板、多个硅麦电路芯片和多条镀金钯铜线,所述多个硅麦电路芯片均通过对应的固晶胶固定在PCB板上,每条镀金钯铜线均包括铜芯和敷设在铜芯外表面的钯金层;每个硅麦电路芯片上均设置有芯片焊点,且PCB板上设置有引脚焊点,芯片焊点之间通过镀金钯铜线相焊接,且芯片焊点与镀金钯铜线的焊接处形成硅‑铝‑钯金‑铜金属化互连结构,芯片焊点与引脚焊点之间通过镀金钯铜线相焊接,且引脚焊点与镀金钯铜线的焊接处形成铜‑镍‑金‑钯金‑铜金属化互连结构。本实用新型镀金钯铜线可作为内引线取代硅麦电路封装中传统的金线,大幅降低了生产成本,且抗氧化效果强。
- 镀金铜线封装电路键合线结构
- [发明专利]镀金方法及镀覆膜-CN202010280356.0在审
-
前田刚志;田边克久;西村直志;金子阳平
-
上村工业株式会社
-
2020-04-10
-
2020-10-23
-
C23C18/42
- 本发明提供镀金方法及镀覆膜,其防止由于安装等引起的热历程而导致引线键合特性降低。另外,提供一种即使减少镀金覆膜的膜厚也能防止由于安装等引起的热历程而导致引线键合特性降低的镀金方法及镀覆膜。一种镀金方法,其特征在于,其是在铜或铜合金覆膜上使用银催化剂进行镀覆的、用于引线键合连接的镀金方法,所述方法包括:银催化剂形成工序,其中,为了形成钯覆膜而形成作为银催化剂的银覆膜;钯覆膜形成工序,其中,在所述银催化剂上形成钯覆膜;以及,镀金覆膜形成工序,其中,在在所述钯覆膜上形成镀金覆膜,所述银覆膜的膜厚为0.05μm~0.5μm。
- 镀金方法镀覆
- [发明专利]化学镀浴-CN201911199413.6在审
-
前川拓摩;柴田利明;小田幸典
-
上村工业株式会社
-
2019-11-29
-
2020-06-09
-
C23C18/44
- 本发明提供即使在镀浴中不含有氯化物等卤化物也具有镀膜性优异的特性的化学镀浴。本发明的无卤素的化学镀浴,其为含有水溶性铂化合物或水溶性钯化合物、和还原剂的化学镀浴,所述水溶性铂化合物为四氨合铂(II)络盐,但是,除去所述四氨合铂(II)络盐的卤化物,所述水溶性钯化合物为四氨合钯(II)络盐,但是,除去所述四氨合钯(II)络盐的卤化物和硫酸四氨钯(II),所述还原剂为甲酸或其盐,所述化学镀浴作为添加剂不含有卤化物。
- 化学
- [发明专利]单晶铜键合丝的制备方法-CN200810017812.1无效
-
丁雨田;曹军;胡勇;许广济;寇生中
-
兰州理工大学
-
2008-03-19
-
2009-09-09
-
B21C1/00
- 单晶铜键合丝的制备方法,所述的单晶铜键合丝的原材料为铜,其步骤为:采用高真空炉将纯度高于99.995%高纯铜熔化,升温到1100~1180℃,精炼60~120分钟,整个熔炼过程采用高纯氩气保护,并采用定向凝固方式拉制φ4~φ8mm单晶铜杆,然后冷加工至φ0.95~φ1.102mm,每道次拉拔加工率为15~25%,然后分为47~70个道次,采用每道次加工率为7.59~17.82%将单晶铜杆拉制0.020~0.05mm,拉丝时温度为35~45℃,将单晶铜键合丝表面采用超声波清洗,将清洗后的单晶铜键合丝进行热处理,采用H2+Ar2保护,温度为410~425℃,时间为0.7~2.0s
- 单晶铜键合丝制备方法
|