“管芯图形”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果216341个，建议您升级VIP下载更多相关专利

[发明专利]分布式半导体管芯和封装架构-CN201811517402.3在审
发明人： W.戈梅斯;M.T.博尔;R.库马;R.L.桑克曼;R.V.马哈詹;W.D.麦卡洛 -专利权人：英特尔公司
申请日： 2018-12-12 - 公布日： 2019-07-19 - 主分类号： H01L23/31 文献下载
摘要：本公开针对使用完全或部分跨基本管芯的全部或者一部分或者在其之中、之上或周围来形成的电网格网络将多个物理地相对小的IP核管芯导电地耦合到物理地相对更大的基本管芯的系统和方法。电网格网络有益地准许IP核紧邻基本管芯所携带的支持电路的定位。IP核电路与支持电路之间的最小间隔有利地改进通信带宽，同时降低功率消耗。IP核的每个可包括功能上专用的电路，例如处理器核电路、现场可编程逻辑、存储器或图形处理电路。IP核管芯的使用有益并且有利地准许广泛种类的IP核的使用，其各自具有到电网格网络的通用或类似接口。
管芯电网格支持电路核电准许现场可编程逻辑图形处理电路半导体管芯存储器改进通信降低功率最小间隔网络导电地专用的耦合到处理器封装带宽电路架构消耗携带通用

[发明专利]选择区域外延自脉动DFB激光器的制作方法-CN201110415079.0有效
发明人：张灿;朱洪亮;梁松;马丽 -专利权人：中国科学院半导体研究所
申请日： 2011-12-13 - 公布日： 2012-06-13 - 主分类号： H01S5/12 文献下载
摘要：一种选择区域外延自脉动DFB激光器的制作方法，包括如下步骤：步骤1：在InP衬底上制作两条介质掩膜图形，该两条介质掩膜图形分别包括A段、B段和过渡区；步骤2：在制作有介质掩膜图形的衬底上外延生长多量子阱有源区；步骤3：在多量子阱有源区上制作均匀光栅；步骤4：腐蚀去掉介质掩膜图形对应的介质掩模，在光栅层上依次生长InP包层和电接触层；步骤5：在介质掩膜图形的A段和B段之间刻蚀电隔离区，刻蚀深度到达InP包层的表面；步骤6：电接触层上刻蚀脊波导结构；步骤7：在脊波导结构上蒸镀正面电极；步骤8：将InP衬底减薄，在减薄的InP衬底背面蒸镀背面电极；步骤9：在管芯一端蒸镀抗反射薄膜，另一端蒸镀高反射膜，完成自脉动器件管芯的制作
选择区域外延脉动 dfb 激光器制作方法

[发明专利]高带宽存储器系统以及逻辑管芯-CN201810903592.6在审
发明人：郑宏忠;罗伯特·瑞南;金晋贤;金亨硕;克里希纳·特佳·马拉迪 -专利权人：三星电子株式会社
申请日： 2018-08-09 - 公布日： 2019-02-26 - 主分类号： G06F13/16 文献下载
摘要：本发明公开一种高带宽存储器系统以及一种逻辑管芯。所述高带宽存储器系统包括：主机，其包括中央处理单元、图形处理单元、专用集成电路或现场可编程门阵列中的至少一个；以及包括一个配置在另一个上方的多个高带宽存储器模块及配置在多个高带宽存储器模块下方的逻辑管芯的高带宽存储器堆叠逻辑管芯配置成从主机卸载处理操作。本发明公开一种在高带宽存储器的逻辑管芯中提供特定计算能力的系统架构，以及支持硬件及软件架构、逻辑管芯微架构以及存储器接口信令选项。提供使用高带宽存储器堆叠下方的逻辑管芯的存储器内处理能力的各种新方法。另外，本发明公开各种新的信令协议以使用高带宽存储器接口。还描述逻辑管芯微架构及支持系统框架。
高带宽逻辑管芯存储器存储器系统存储器接口存储器模块微架构堆叠主机配置现场可编程门阵列图形处理单元专用集成电路硬件及软件计算能力系统架构卸载处理信令协议信令选项支持系统架构

[发明专利]一种曝光单元的排布方法-CN201410387776.3有效
发明人：栾会倩 -专利权人：无锡华润上华科技有限公司
申请日： 2014-08-07 - 公布日： 2017-05-24 - 主分类号： G03F7/20 文献下载
摘要：本发明提供一种曝光单元的排布方法，包括步骤一、定义选取对位标记曝光单元的标准；步骤二、以一定步长分别沿与管芯的第一边平行的第一方向和与第一边垂直的第二方向移动，直至沿第一方向和第二方向的偏移量距离达到半个管芯的长度，得到该步长精度下所有可能的有效管芯数量及曝光单元排布；步骤三、选取所述步骤二中有效管芯最多的排布，分别将所述偏移量加上整数个管芯，获得一系列满足有效管芯最大化的曝光单元排布；步骤四、依据所述标准，对所述步骤三中所获得的所述一系列曝光单元排布中位于晶圆边缘的曝光单元进行检查本发明的曝光单元排布满足有效管芯最大化，避免放置虚拟图形，使曝光单元数目最少。
一种曝光单元排布方法

[发明专利]一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法-CN201110029200.6有效
发明人：张琳;王慧;肖钢;吉国凡;石志刚;金兰;佘博文;孙昕 -专利权人：北京确安科技股份有限公司
申请日： 2011-01-27 - 公布日： 2011-08-31 - 主分类号： H01L21/66 文献下载
摘要：该方法指出：在晶圆并行测试时，同时采集一组被测管芯的多维变量信息，将该组中每一个合格管芯的多维变量带入规定的加密算法进行计算，生成该组管芯的各自唯一的多维变量密码数据序列，保证了密码生成的唯一性和可追溯性；然后将该密码数据序列转换成测试机规定格式的测试图形，并在测试机上运行该测试图形，将生成的密码并行地写入该组中每一个合格管芯内部存储器的指定区域。
一种集成电路测试过程实现多维变量密码并行写入方法

[发明专利]一种通过GPIB接口实时生成多维变量密码方法-CN201310034996.3无效
发明人：张琳;王慧;肖钢;吉国凡;石志刚;金兰;佘博文;孙昕 -专利权人：北京确安科技股份有限公司
申请日： 2011-01-27 - 公布日： 2013-06-19 - 主分类号： H01L21/00 文献下载
摘要：该方法指出：在晶圆并行测试时，同时采集一组被测管芯的多维变量信息，将该组中每一个合格管芯的多维变量带入规定的加密算法进行计算，生成该组管芯的各自唯一的多维变量密码数据序列，保证了密码生成的唯一性和可追溯性；然后将该密码数据序列转换成测试机规定格式的测试图形，并在测试机上运行该测试图形，将生成的密码并行地写入该组中每一个合格管芯内部存储器的指定区域。
一种通过 gpib 接口实时生成多维变量密码方法

[发明专利]一种GaAs基LED管芯制作方法-CN201810000619.0有效
发明人：徐晓强;张兆喜;闫宝华;刘琦;肖成峰;郑兆河 -专利权人：山东浪潮华光光电子股份有限公司
申请日： 2018-01-02 - 公布日： 2020-07-31 - 主分类号： H01L33/00 文献下载
摘要：一种GaAs基LED管芯制作方法，包括如下步骤：a)将生长有外延层的砷化镓基LED晶片进行背面减薄；b)将减薄后的LED晶片的背面的GaAs衬底在常温条件下利用电子束蒸发台在真空环境下使用Ni材料及Au材料蒸镀制成N面电极；c)将晶片放置到电子束蒸发台内，在真空调节下对LED晶片正面加热蒸镀一层氯化铯薄膜；d)P电极掩膜图形制作；e)欧姆接触层和P电极制作；g)使用锯片机对LED晶片进行管芯切割操作，得到分割完成的管芯。整个管芯结构的制作过程工艺简单，不需要使用腐蚀型溶液，全部使用常规设备制作，整个过程制操作简单，原材料成本较低，制成步骤简短，能够快速实现管芯的制作，适用于大规模量化生产，通用于所有砷化镓基发光二极管中的管芯结构的制作工艺
一种 gaas led 管芯制作方法

[发明专利]一种高频IMPATT二极管台面管芯结构及制备方法-CN202110041251.4有效
发明人：潘结斌;陈婧瑶;吕东锋;李文翰;史一明;李泽瑞 -专利权人：华东光电集成器件研究所
申请日： 2021-01-13 - 公布日： 2023-08-22 - 主分类号： H01L29/864 文献下载
摘要：本发明公开一种高频IMPATT二极管台面管芯结构，包括p+导电基底，p+导电基底顶面设有台面管芯，其特征在于，所述台面管芯中央设有竖直的通孔，使台面管芯形成环形圆台状；制备时，在n+硅晶圆片上生长n型外延层、p型外延层及p+外延层；对n型外延层掺杂施主杂质n，p外延层掺杂受主杂质p；在p+外延层表面制备p+电极增强层；对n+硅晶圆片进行减薄；在n+硅晶圆片的减薄面制备n+电极增强层；按照台面管芯设计图形，通过光刻、腐蚀工艺，由n+电极增强层向p+外延层腐蚀，得到高频IMPATT二极管台面管芯结构；该结构能较好地减小器件高频工作状态下因趋肤效应而引入的附加等效电阻，增大器件高频工作状态下的输出功率，提高器件的可靠性
一种高频 impatt 二极管台面管芯结构制备方法

[发明专利]一种基于共振腔发光二极管的微图形光源-CN202110998901.4有效
发明人：李建军;张振东 -专利权人：北京工业大学
申请日： 2021-08-28 - 公布日： 2023-07-14 - 主分类号： H01L33/10 文献下载
摘要：一种基于共振腔发光二极管的微图形光源芯片，属于半导体光电子领域。通过微加工工艺将微图形光源直接制作在共振腔发光二极管芯片表面，并且构成微图形光源图案的线条范围在5到30微米之间。本发明将微图形光源通过微加工工艺直接制作在共振腔发光二极管芯片表面，光源体积小；利用侧向氧化限制载流子运动，减少了载流子在隔壁的非辐射复合；由于本发明采用了共振腔结构，可以实现辐射波长稳定的发光二极管。
一种基于共振发光二极管图形光源

[发明专利]一种图形化衬底的工艺及其结构以及发光二极管芯片-CN201110036599.0无效
发明人：樊邦扬 -专利权人：广东银雨芯片半导体有限公司
申请日： 2011-01-27 - 公布日： 2011-09-14 - 主分类号： C23C14/04 文献下载
摘要：本发明提供一种图形化衬底的工艺及其结构以及发光二极管芯片，其工艺包括如下步骤：步骤一、在用于生长半导体外延片的蓝宝石衬底上涂覆一层光刻胶；步骤二、通过曝光显影将光刻胶构图；步骤三、通过电子束蒸发台蒸镀或磁控溅射机台在光刻胶构图层上溅镀一层图形化的粗化结构；步骤四、去除光阻，留下图形化的粗化结构。本发明还公开一种图形化衬底的结构及发光二极管芯片。
一种图形衬底工艺及其结构以及发光二极管芯片

[发明专利]提高散热性的柔性衬底发光二极管芯片及其制备方法-CN202210125649.0在审
发明人：陈张笑雄;陆香花;王群;龚逸品;李鹏 -专利权人：华灿光电（浙江）有限公司
申请日： 2022-02-10 - 公布日： 2022-07-05 - 主分类号： H01L33/48 文献下载
摘要：本发明公开了提高散热性的柔性衬底发光二极管芯片及其制备方法，属于发光二极管制作领域。发光二极管芯片中，聚萘二甲酸乙二醇酯柔性衬底包括柔性主体与多个相互间隔地层叠在柔性主体上的折叠凸起，折叠凸起为轴线垂直于柔性主体的表面的棱台。折叠凸起变形释放力，提高发光二极管芯片柔韧性。铟锌氧化物透明导电层上Cu散热层填平了图形的凹陷，增加Cu散热层的散热效果。提高最终得到的发光二极管芯片的散热效果与导电效果，提高最终得到的发光二极管芯片的使用寿命。
提高散热柔性衬底发光二极管芯片及其制备方法

[发明专利]一种高压二极管管芯筛选系统-CN201711042397.0有效
发明人：孙建兵 -专利权人：南通皋鑫电子股份有限公司
申请日： 2017-10-31 - 公布日： 2019-08-20 - 主分类号： B07C5/344 文献下载
摘要：本发明涉及一种高压二极管管芯筛选系统，它包括单片机、VF电压发生器电路、IF峰值电流检测值与设定电流值比较电路、IF绝对值变换和峰值电流电流检测电路以及高压二极管管芯测试台；所述单片机通过VF电压发生器电路连接高压二极管管芯测试台电压正极端，高压二极管管芯测试台电压负极端直接连接单片机；所述高压二极管管芯测试台输出电流通过IF绝对值变换和峰值电流电流检测电路连接IF峰值电流检测值与设定电流值比较电路，且IF峰值电流检测值与设定电流值比较电路连接单片机优点是设计合理，结构简单，实现系统自动测试和自动判定，提高效率，降低劳动强度，同时减少因人工根据观看测试图形判定带来的误判。
高压二极管管芯测试台单片机峰值电流检测电压发生器电路电流检测电路峰值电流筛选系统判定测试图形输出电流自动测试误判负极端正极端观看

[发明专利]发光二极管背光模块单面线路板-CN201910676376.7在审
发明人：李远智;李家铭 -专利权人：同泰电子科技股份有限公司
申请日： 2019-07-25 - 公布日： 2021-01-29 - 主分类号： H05K1/18 文献下载
摘要：本申请提供一种发光二极管背光模块单面线路板，其包括一基板、一图形化铜箔及一防焊薄膜，基板具有一工作面，图形化铜箔形成于工作面，且其厚度小于5μm，防焊薄膜层合于图形化铜箔上，防焊薄膜具有多个焊垫开窗而裸露图形化铜箔的一部份，该些防焊开窗供做为多个发光二极管芯片与图形化铜箔形成电性连接的通道。
发光二极管背光模块单面线路板

[发明专利]浅沟道隔离区内的空洞检测方法-CN201310143044.5有效
发明人：吕淑瑞 -专利权人：无锡华润上华科技有限公司
申请日： 2013-04-22 - 公布日： 2017-03-22 - 主分类号： H01L21/66 文献下载
摘要：一种浅沟道隔离区内的空洞检测方法，其检测划片槽内最小线宽小于晶片内最小线宽的划片槽图形的浅沟道隔离区，通过判断划片槽图形的浅沟道隔离区内是否存在空洞来判断晶片内管芯区域图形的浅沟道隔离区是否存在空洞。由于较小尺寸图形的浅沟道隔离区更容易出现空洞且更容易显露出来，因此通过检测较小尺寸划片槽图形的浅沟道隔离区内是否有空洞能够较早的检测出晶圆的晶片内的空洞，从而缩短检测周期，减小设备产能与原材料的浪费。
沟道隔离区内空洞检测方法

[实用新型]发光二极管背光模块单面线路板-CN201921180059.8有效
发明人：李远智;李家铭 -专利权人：同泰电子科技股份有限公司
申请日： 2019-07-25 - 公布日： 2020-06-05 - 主分类号： H05K1/18 文献下载
摘要：本申请提供一种发光二极管背光模块单面线路板，其包括一基板、一图形化铜箔及一防焊薄膜，基板具有一工作面，图形化铜箔形成于工作面，且其厚度小于5μm，防焊薄膜层合于图形化铜箔上，防焊薄膜具有多个焊垫开窗而裸露图形化铜箔的一部份，该些防焊开窗供做为多个发光二极管芯片与图形化铜箔形成电性连接的通道。
发光二极管背光模块单面线路板