“硬质掩模层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2571523个，建议您升级VIP下载更多相关专利

[发明专利]使用间隔物作为蚀刻掩模制造半导体器件的方法-CN200710196253.0无效
发明人：丁彩吾;李钟旼;金赞培;安贤珠 -专利权人：海力士半导体有限公司
申请日： 2007-11-30 - 公布日： 2008-12-31 - 主分类号： H01L21/00 文献下载
摘要：本发明公开了一种使用间隔物作为用于形成微细图案的蚀刻掩模的制造半导体器件的工艺。该工艺包括在要被蚀刻的目标层上方形成硬质掩模层。随后在硬质掩模层上方形成牺牲层图案。间隔物形成在牺牲层图案的侧壁上。保护层形成在形成有间隔物的牺牲层图案之间的硬质掩模层的部分上。之后移除牺牲层图案和保护层。使用间隔物作为蚀刻掩模，蚀刻硬质掩模层。蚀刻之后，移除间隔物。最后，使用蚀刻的硬质掩模层作为蚀刻，掩模蚀刻目标层。
使用间隔作为蚀刻制造半导体器件方法

[发明专利]形成MRAM器件的缝隙过孔位线的方法和结构-CN200680027650.9无效
发明人：迈克尔·C.·加迪斯;卡尔·莱登斯;劳伦斯·A.·克莱温格;蒂莫西·J.·达尔顿;许履尘;黄洸汉;杨智超 -专利权人：国际商业机器公司
申请日： 2006-07-24 - 公布日： 2008-08-20 - 主分类号： H01L29/76 文献下载
摘要：一种磁性随机访问存储器(MRAM)器件包括形成在下布线层上方的磁性隧道结(MTJ)叠层，形成在MTJ叠层上的硬质掩模，以及形成在硬质掩模上方的上布线层。该上布线层包括形成在其中的缝隙过孔位线，该缝隙过孔位线与硬质掩模相接触，并与部分环绕硬质掩模的侧壁的蚀刻停止层相接触。
形成 mram 器件缝隙孔位线方法结构

[发明专利]半导体结构的制备方法-CN202010884286.X有效
发明人：张俊学;李东;吴智勇 -专利权人：上海华力微电子有限公司
申请日： 2020-08-28 - 公布日： 2023-02-10 - 主分类号： H01L21/033 文献下载
摘要：本发明提供了一种半导体结构的制备方法，包括：提供一衬底，所述衬底中形成浅沟槽隔离结构，并在所述衬底上依次形成多晶硅层、硬质掩模层、抗反射层和图形化的光阻层；对所述图形化的光阻层的表面进行硬化处理；在所述图形化的光阻层的表面形成氧化层并进行硬化处理，并重复若干次；以所述图形化的光阻层作为掩模刻蚀所述抗反射层，以形成图形化的抗反射层；以所述图形化的光阻层作为掩模刻蚀所述硬质掩模层，以形成图形化的硬质掩模层，并去除所述图形化的光阻层；以所述图形化的硬质掩模层作为掩模，刻蚀所述多晶硅层。本发明以保证硬质掩模层具有一定的厚度和完整的顶部样貌。
半导体结构制备方法

[发明专利]终端结构的制造方法-CN201610374737.9在审
发明人：颜树范 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-05-31 - 公布日： 2016-09-07 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种终端结构的制造方法，包括步骤：在半导体衬底中形成沟槽；形成第一绝缘层将沟槽完全填充；淀积第二硬质掩模层；对第二硬质掩模层进行光刻刻蚀形成第一开口；以第二硬质掩模层为掩模对第一开口底部的第一绝缘层进行第一次各向异性刻蚀形成第二凹槽；对第二硬质掩模层进行横向刻蚀使第一开口的宽度扩大；以第二硬质掩模层为掩模对第一开口底部的第一绝缘层进行第二次各向异性刻蚀使第二凹槽在纵向和横向扩大并呈阶梯结构；依次重复步骤六和步骤七并最后形成屏蔽介质层；去除第二硬质掩模层，在第二凹槽中填充电极材料层。本发明能形成厚度渐变的屏蔽介质层，能够终端结构的电场强度分布均匀并提高击穿电压，且工艺简单、成本低。
终端结构制造方法

[发明专利]制备电容器装置中的硬质掩模的方法及用于电容器装置中的硬质掩模-CN200410100749.X无效
发明人：庄豪仁 -专利权人：因芬奈昂技术股份有限公司
申请日： 2004-12-13 - 公布日： 2005-07-27 - 主分类号： H01L21/027 文献下载
摘要：一种制备电容器装置中的硬质掩模的方法及一种用于电容器装置中的硬质掩模，该方法包含如下步骤：向所述电容器装置上涂布光敏溶胶凝胶层，向所述的溶胶凝胶层上形成图案，以形成图案层，和对所述图案层进行热分解处理，以将其转变成为硬质掩模层。
制备电容器装置中的硬质方法用于

[发明专利]接触孔的制造方法-CN201910297144.0在审
发明人：龚昌鸿;陈建勋;叶婷 -专利权人：上海华力集成电路制造有限公司
申请日： 2019-04-15 - 公布日： 2019-08-30 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种接触孔的制造方法，包括骤：提供表面形成有第一栅极结构和层间膜的半导体衬底；形成第一硬质掩模层；对第一硬质掩模层进行图形化，第一硬质掩模层覆盖在间隔区中不形成接触孔的区域；采用FCVD形成覆盖第一硬质掩模层的平坦化表面；光刻同时定义出接触孔和虚拟接触孔的形成区域，虚拟接触孔的形成区域中保留有第一硬质掩模层；进行刻蚀同时形成接触孔和虚拟接触孔的开口；形成第一金属层将接触孔和虚拟接触孔的开口完全填充并延伸到开口的外部；采用金属化学机械研磨工艺进行平坦化
接触孔硬质掩模层虚拟接触孔开口蝶形第一金属层平坦化表面表面形成产品良率机械研磨金属残留金属化学栅极结构金属CMP 层间膜间隔区平坦化图形化衬底覆盖光刻刻蚀填充半导体制造保留外部延伸

[发明专利]半导体器件及其制造方法-CN200910164053.6无效
发明人：郑冲耕 -专利权人：东部高科股份有限公司
申请日： 2009-08-06 - 公布日： 2010-02-10 - 主分类号： H01L21/50 文献下载
摘要：一种半导体器件以及制造该器件的方法包括将第二晶片连接至第一晶片，在第二晶片的后部上和/或上方形成硬质掩模层，在第二晶片上方形成硬质掩模图样，以及然后通过使用硬质掩模图样作为刻蚀掩模刻蚀第一和第二晶片达预定深度来形成通道孔
半导体器件及其制造方法

[发明专利]屏蔽栅沟槽MOSFET的制造方法-CN201610374746.8有效
发明人：颜树范 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-05-31 - 公布日： 2019-08-13 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种屏蔽栅沟槽MOSFET的制造方法，栅极结构形成步骤为：形成硬质掩模层并定义出栅极形成区域；对半导体衬底进行刻蚀形成深沟槽；进行热氧化形成底部氧化层；形成源多晶硅；进行多晶硅回刻使源多晶硅和硬质掩模层顶部表面相平并在底部氧化层的开口外以及硬质掩模层开口内的底部氧化层的顶部形成源多晶硅的横向延伸部分；去除硬质掩模层形成源多晶硅的顶部凸出结构；以源多晶硅的横向延伸部分为自对准掩模对底部氧化层进行刻蚀形成顶部沟槽和源多晶硅的两个侧面的多晶硅间隔离氧化层；在顶部沟槽侧面形成栅介质层；在顶部沟槽中填充形成多晶硅栅并进行化学机械研磨
屏蔽沟槽 mosfet 制造方法

[发明专利]一种测试有源区顶部圆滑度的方法-CN201610790820.4有效
发明人：聂钰节;许进;唐在峰;任昱;吕煜坤 -专利权人：上海华力微电子有限公司
申请日： 2016-08-31 - 公布日： 2019-02-01 - 主分类号： H01L21/66 文献下载
摘要：本发明提供了一种测试有源区顶部圆滑度的方法，包括：测量浅沟槽隔离刻蚀完成后的有源区上部残留硬质掩模层的顶部线宽、硬质掩模层的残留厚度及硬质掩模层的倾斜角度，并计算出硬质掩模层底部线宽；测量浅沟槽隔离刻蚀完成后的有源区底部线宽
一种测试有源顶部圆滑方法

[发明专利]一种在低K介电层中形成孔隙的方法-CN201410375184.X在审
发明人：鲍宇 -专利权人：上海华力微电子有限公司
申请日： 2014-07-31 - 公布日： 2014-12-10 - 主分类号： H01L21/768 文献下载
摘要：一种在低K介电层中形成孔隙的方法，本发明公开了一种形成空气隙的方法，包括如下步骤：步骤S1、提供一顶部具有低K介电层的衬底，且该低K介电层底部设置有一层介电阻挡层，该低K介电层顶部设置有一沟槽，且沟槽内设置有金属结构；步骤S2、对衬底表面做平坦化处理；步骤S3、将一硬质掩模板置于低K介电层的顶部上方，硬质掩膜板设置有若干通孔，且各通孔贯穿硬质掩模板的正面至反面；步骤S4、以设置有若干通孔的硬质掩膜板为刻蚀掩膜，对低K介电层向下进行刻蚀，在低K介电层形成若干孔隙。本发明无需采用成本较高的光刻工艺，通过借助一硬质掩模板即可形成空气隙，同时硬质掩模板可反复多次使用，相比较传统技术极大降低了生产成本。
一种介电层中形成孔隙方法

[发明专利]场效应管、其制备方法及电子电路-CN202111062320.6在审
发明人：易洪昇;孙辉;胡浩林;高彪 -专利权人：华为技术有限公司
申请日： 2021-09-10 - 公布日： 2022-01-25 - 主分类号： H01L29/423 文献下载
摘要：本申请提供了一种场效应管、其制备方法及电子电路，在制备时，在衬底上依次形成沟道层、控制栅极层、金属栅极层、硬质掩膜层和光刻胶层后，形成第一光刻胶掩模图案，对硬质掩膜层进行干法刻蚀，形成第一硬质掩膜图案，对第一光刻胶掩膜图案进行尺寸收缩处理，形成第二光刻胶掩模图案，第二光刻胶掩模图案暴露出第一硬质掩膜图案的部分形成台阶面，依次对第一硬质掩膜图案、金属栅极层和控制栅极层进行干法刻蚀，在干法刻蚀的过程中台阶面向下传递并停留在控制栅极的侧壁，台阶面可以改善侧壁漏电问题，采用一道掩模构图工艺制备出阶梯型栅结构，减少工艺复杂度和工业成本，且仅采用干法刻蚀形成台阶面，减少了刻蚀损伤。
场效应制备方法电子电路

[发明专利]沟槽外延的填充方法-CN201711075651.7有效
发明人：伍洲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-11-06 - 公布日： 2020-08-11 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种沟槽外延的填充方法，包括步骤：形成由第一氧化层、第二氮化层和第三氧化层叠加的硬质掩模层；光刻定义出沟槽的形成区域并对硬质掩模层进行刻蚀；以硬质掩模层为掩模对半导体衬底进行刻蚀形成沟槽；采用湿法刻蚀工艺去除第三氧化层；形成牺牲氧化层并湿法去除；进行外延生长形成沟槽外延层填充沟槽。利用第二氮化层在去除第三氧化层和牺牲氧化层的过程中不被刻蚀的特点，使沟槽之间半导体衬底的顶部被第二氮化层覆盖，防止相邻沟槽的沟槽外延层延伸到第二氮化层的表面并相互合并，减少沟槽外延层的应力，能避免由此产生的位错
沟槽外延填充方法

[发明专利]用于接触孔对准的多晶硅迭层测量图形的制造方法-CN201810270884.0有效
发明人：许邦泓;杨尚勇;黄永发;蔡孟霖 -专利权人：上海华力集成电路制造有限公司
申请日： 2018-03-29 - 公布日： 2020-06-16 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种用于接触孔对准的多晶硅迭层测量图形的制造方法，包括步骤：步骤一、在半导体衬底上形成第一栅介质层和多晶硅层；步骤二、形成硬质掩模层；步骤三、光刻定义出多晶硅栅和多晶硅迭层测量图形的形成区域；多晶硅迭层测量图形的形成区域中仅在各多晶硅线条表面覆盖光刻胶；步骤四、依次对硬质掩模层和多晶硅层进行刻蚀形成多晶硅栅和多晶硅迭层测量图形；步骤五、采用光刻胶回刻工艺去除多晶硅栅和各多晶硅线条表面的硬质掩模层本发明能防止在多晶硅迭层测量图形表面产生硬质掩模层的残留，从而能改善接触孔的套准测量效果，也从而能根据接触孔的套准测量进行尺寸补偿，从而能防止产品报废，最后能提高产品良率。
用于接触对准多晶硅迭层测量图形制造方法

[发明专利]CIS器件的隔离结构制作方法-CN202110270104.4在审
发明人：沈宇栎;吴长明;冯大贵;王玉新;余鹏;杜闫 -专利权人：华虹半导体（无锡）有限公司
申请日： 2021-03-12 - 公布日： 2021-08-17 - 主分类号： H01L27/146 文献下载
摘要：CIS器件的隔离结构制作方法包括以下步骤：提供所述CIS器件的基底层，所述基底层包括相对的上表面和下表面；在所述基底层的上表面上制作形成硬质掩模层；通过光刻刻蚀工艺，使得所述硬质掩模层定义出所述隔离结构的图案；基于带有所述图案的硬质掩模层，进行多次刻蚀，使得按照刻蚀先后顺序，各次刻蚀过程中刻蚀速率，先逐渐递增后逐渐递减，以刻蚀去除未覆盖有所述硬质掩模层的基底层，形成由中间向上、下两端逐渐缩小的隔离沟槽。
cis 器件隔离结构制作方法

[发明专利]基于横向腐蚀的石墨烯短沟道制备方法及高速光电探测器-CN202211633762.6在审
发明人：陶然;吴云;曹正义;李忠辉;郁鑫鑫;杨扬 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2022-12-19 - 公布日： 2023-03-07 - 主分类号： H01L31/18 文献下载
摘要：本发明公开了一种基于横向腐蚀的石墨烯短沟道制备方法，包括步骤如下：先在衬底上形成石墨烯层、金属层，再在金属层上形成硬质牺牲掩模；然后通过化学腐蚀的方法选择性去除硬质掩模区域以外的金属层，并在掩模区域边缘横向腐蚀金属层形成石墨烯短沟道；基于硬质牺牲掩模沉积金属形成另一侧金属电极。
基于横向腐蚀石墨沟道制备方法高速光电探测器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条