专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2721923个,建议您升级VIP下载更多相关专利
  • [实用新型]一种肖特基二极管-CN200520013604.6无效
  • 叶志镇;吴贵斌;唐九耀;赵星;刘国军 - 浙江大学
  • 2005-07-28 - 2006-10-11 - H01L29/872
  • 本实用新型涉及肖特基二极管,它包括自下而上依次迭置的欧姆接触电极、衬底和开有窗口的氮化硅,在氮化硅窗口内有和镍化合物,其中镍化合物的上面,在氮化硅的窗口上覆盖与镍化合物接触的铝电极这种结构的肖特基二极管由于其只存在于氮化硅光刻窗口处,因此能有效地降低器件的反向漏电流,且器件制造无须任何隔离,简化了工艺,提高了集成度。
  • 一种锗硅肖特基二极管
  • [发明专利]激光器及其制备方法-CN201310342715.0有效
  • 刘智;成步文;李传波;李亚明;薛春来;左玉华;王启明 - 中国科学院半导体研究所
  • 2013-08-08 - 2013-12-04 - H01S5/22
  • 本发明提供了一种激光器及其制备方法。该激光器包括:材料,具有相应的晶向;,外延生长于材料上,包括:脊形波导,由刻蚀形成,构成全部或部分的激光谐振腔;p型掺杂区和n型掺杂区,位于脊形波导的两侧;p型掺杂区、脊形波导和n型掺杂区形成横向p-i-n二极管结构;绝缘介质,形成于脊形波导、p型掺杂区和n型掺杂区的上方;以及p电极和n电极,形成于绝缘介质的上方,分别与p型掺杂区和n型掺杂区电性连接。本发明采用水平横向p-i-n脊形波导结构,衬底不需要掺杂,在衬底上外延生长的可以有很好的晶体质量,从而有利于激光器整体性能的提升。
  • 硅基锗激光器及其制备方法
  • [发明专利]HBT器件及其制造方法-CN201110317251.9有效
  • 刘冬华;胡君;段文婷;石晶;钱文生 - 上海华虹NEC电子有限公司
  • 2011-10-18 - 2012-04-11 - H01L29/737
  • 本发明公开了一种HBT器件,包括有基区外延,所述基区外延包括自上而下的覆盖层、和缓冲;所述覆盖层为n型掺杂的材料;所述材料,自上而下又分为三个部分,分别是第一n型掺杂部分、p型掺杂部分、第二n型掺杂部分;所述第一n型掺杂部分和p型掺杂部分之间的分界线作为EB结;所述p型掺杂部分和第二n型掺杂部分之间的分界线作为CB结;所述缓冲为n型掺杂的材料。本发明还公开了制造所述HBT器件的方法。本发明能增加器件和工艺稳定性,改善面内的均匀性,减少原本为控制EB结位置的热过程(退火温度、时间),可以精确控制HBT的EB结、CB结位置及两者的反向耐压。
  • 锗硅hbt器件及其制造方法
  • [发明专利]检测嵌入式外延缺失缺陷的方法-CN201510456590.3在审
  • 张红伟;周海峰 - 上海华力集成电路制造有限公司
  • 2015-07-29 - 2015-11-11 - H01L21/66
  • 本发明公开了一种检测嵌入式外延缺失缺陷的方法,包括:步骤1,采用多晶氧化后外延法或者第二氮化硅间隔区后外延法在半导体衬底上生长外延;步骤2,使用缺陷腐蚀剂腐蚀所述外延,缺失缺陷部位的半导体衬底上会形成孔洞;步骤3,扫描所述外延,评估外延的生长质量并确定缺失缺陷部位的存在;步骤4,制备含有缺失缺陷部位的样品并通过透射电镜精确检测样品中缺失缺陷部位的位置。本发明可以在嵌入式外延开发和生产过程中及时发现工艺产生的缺陷,并进行具体有效的观察,有效解决现有技术中因半导体器件中存在缺失缺陷部位而导致器件良率下降的问题。
  • 检测嵌入式外延缺失缺陷方法
  • [发明专利]具应变通道的晶圆的制作方法-CN02147385.4有效
  • 黄健朝;杨育佳;杨国男;林俊杰;胡正明 - 台湾积体电路制造股份有限公司
  • 2002-10-21 - 2004-04-28 - H01L21/20
  • 本发明揭露一种具应变通道的晶圆的制作方法。首先,提供一具有一多孔的第一基材,进行第一热处理以在多孔表面形成一第一表面层。接着,磊晶成长一松弛的于第一表面层上,在松弛的上形成一接合,再将接合与一第二基材接合。移除多孔及第一基材,并将接合及松弛的保留于第二基材上。进行第二热处理以在松弛的表面上形成一第二表面层。最后,磊晶成长一磊晶于第二表面层上。成长于松弛的上的磊晶将具有张力应变。
  • 应变通道制作方法
  • [发明专利]肖特基二极管及其制作方法-CN200510050892.7无效
  • 叶志镇;吴贵斌;赵星;刘国军 - 浙江大学
  • 2005-07-28 - 2006-02-01 - H01L29/872
  • 本发明涉及肖特基二极管及其制作方法,它包括自下而上依次迭置的欧姆接触电极、衬底和开有窗口的二氧化硅,在二氧化硅窗口内有外延和镍化合物,其中镍化合物外延的上面,在二氧化硅的窗口上覆盖与镍化合物接触的铝电极制作步骤如下:先在衬底上热氧化二氧化硅,并且光刻出窗口,然后采用超高真空化学气相沉积设备在窗口处生长外延,再利用蒸发设备在外延蒸镀金属镍,退火形成镍化合物,并蒸镀铝电极和欧姆接触电极本发明的肖特基二极管由于其外延只在二氧化硅光刻窗口处生长,因此能有效地降低器件的反向漏电流,且器件制造无须任何隔离,简化了工艺,提高了集成度。
  • 锗硅肖特基二极管及其制作方法
  • [发明专利]一种弛豫薄SiGe虚拟衬底的制备方法-CN200910076424.5有效
  • 郭磊;王敬;许军 - 清华大学
  • 2009-01-07 - 2009-06-17 - H01L21/20
  • 本发明公开了一种弛豫薄SiGe虚拟衬底的制备方法,所述方法包括以下步骤:准备衬底;利用低温减压外延在所述衬底上制备高含量、低表面粗糙度的未完全弛豫的薄;用LPCVD或PECVD低温淀积一二氧化硅覆盖在所述薄上;进行高温快速热退火,使所述薄完全弛豫;去掉氧化,得到薄的表面粗糙度低的高质量高含量的弛豫材料。本发明在半导体衬底上通过综合采用低温减压外延,低温淀积氧化,快速热退火等工艺方法制备出一高质量高含量表面粗糙度低的弛豫薄(SiGe)虚拟衬底,应用于未来CMOS工艺中各种沟道应变工程和高迁移率沟道材料制备上
  • 一种弛豫薄sige虚拟衬底制备方法
  • [发明专利]FD-SOI衬底结构及器件结构-CN202010404711.0在审
  • 徐大朋;薛忠营;罗杰馨;柴展 - 上海功成半导体科技有限公司
  • 2020-05-14 - 2021-11-19 - H01L27/12
  • 本发明提供一种FD‑SOI衬底结构及器件结构,FD‑SOI衬底结构包括依次层叠的基底、埋氧化、顶材料。本发明的衬底结构采用顶材料的堆栈结构,作为器件的沟道,该沟道不需要进行掺杂且厚度较薄,可以大幅降低源漏极之间的泄漏电流,另一方面,顶可大幅提高空穴迁移率,进而提高器件性能。本发明的顶上覆盖材料,可以有效防止沟道表面形成溶于水的GeO2或易挥发的GeO,提高器件的稳定性。
  • fdsoi衬底结构器件

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top