“界面缺陷态”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果698645个，建议您升级VIP下载更多相关专利

[发明专利]晶体管界面态模型的优化方法、计算设备及存储介质-CN202211404864.0在审
发明人：李兴冀;杨剑群;应涛;魏亚东 -专利权人：哈尔滨工业大学
申请日： 2022-11-10 - 公布日： 2023-04-04 - 主分类号： G06F30/20 文献下载
摘要：本发明提供了一种晶体管界面态模型的优化方法、计算设备及存储介质。本方法包括：构建晶体管界面态模型；若缺陷类型为受主型缺陷；根据受主型电离概率模型计算出被电离的受主型界面态缺陷浓度；将受主型界面态缺陷浓度加入到泊松方程中得到受主型泊松方程；利用受主型泊松方程替代泊松方程，得到受主型晶体管界面态优化模型；若缺陷类型为施主型缺陷；根据施主型电离概率模型计算出被电离的施主型界面态缺陷浓度；将施主型界面态缺陷浓度加入到泊松方程中得到施主型泊松方程；利用施主型泊松方程替代泊松方程，得到施主型晶体管界面态优化模型。本方案的有益效果是：优化了晶体管界面态模型，利用本优化模型得到的基极电流仿真结果更准确。
晶体管界面模型优化方法计算设备存储介质

[发明专利]一种TFT沟道缺陷态密度的提取方法-CN202110933947.8在审
发明人：李泠;刘东阳;卢年端;王嘉玮;耿玓;刘明 -专利权人：中国科学院微电子研究所
申请日： 2021-08-13 - 公布日： 2021-11-16 - 主分类号： H01L21/66 文献下载
摘要：本申请实施例公开了一种TFT沟道缺陷态密度的提取方法，该方法只需根据TFT在不同漏源电压下的转移特性曲线即可提取到TFT的沟道缺陷态密度，其中，TFT的沟道缺陷态密度包括TFT的沟道界面缺陷态密度，与现有技术通常根据TFT的C‑V特性曲线来提取TFT的沟道缺陷态密度的方法相比，该方法更加简单快速，且该方法可以根据TFT在不同漏源电压下的转移特性曲线直接提取到TFT的沟道界面缺陷态密度，以便于后续区分TFT的沟道界面缺陷态密度和沟道内部缺陷态密度，从而定位TFT的沟道缺陷分布，进而分析沟道材料、工艺等对TFT性能的影响，这对TFT在实际生产过程中工艺的改进以及产品性能的检测指导性更强。
一种 tft 沟道缺陷密度提取方法

[发明专利]分析器件电离辐射损伤过程中加速界面态缺陷形成的方法-CN201810134762.9有效
发明人：李兴冀;陈伟;杨剑群;郭晓强;王晨辉;刘超铭 -专利权人：哈尔滨工业大学
申请日： 2018-02-09 - 公布日： 2020-05-26 - 主分类号： G01R31/26 文献下载
摘要：一种分析电子元器件电离辐射损伤机制过程中加速界面态缺陷形成的方法，涉及一种加速界面态缺陷形成的方法。目的是解决SiO2作为绝缘材料和钝化层的电子元器件的电离辐射损伤机制分析过程中，辐射诱导的氧化物俘获正电荷和界面态缺陷同时产生影响损伤机制分析的问题。该方法达到了加速界面态缺陷形成，将氧化物俘获正电荷和界面态缺陷的形成的过程分开，实现对氧化物俘获正电荷或界面态缺陷对电子器件辐射损伤性能的影响实现分开研究。
分析器件电离辐射损伤过程加速界面缺陷形成方法

[实用新型]一种氮化镓电子器件的复合介质结构-CN201921327428.1有效
发明人：刘新宇;王成森;殷海波;黄森;王鑫华;魏珂;黄健;张超;吴耀辉 -专利权人：捷捷半导体有限公司;中国科学院微电子研究所
申请日： 2019-08-15 - 公布日： 2020-05-05 - 主分类号： H01L29/778 文献下载
摘要：一种氮化镓电子器件的复合介质结构，包括：低界面态介质插入层(1)和高击穿电场介质层(2)，低界面态介质插入层(1)，生长在氮化镓电子器件上，高击穿电场介质层(2)，生长在低界面态介质插入层(1)上。本公开可有效解决氮化镓电子器件表面界面缺陷的问题。
一种氮化电子器件复合介质结构

[发明专利]一种界面态模型的构建方法、装置、系统及存储介质-CN202211404868.9在审
发明人：李兴冀;杨剑群;徐晓东;崔秀海 -专利权人：哈尔滨工业大学
申请日： 2022-11-10 - 公布日： 2023-01-17 - 主分类号： G06F30/20 文献下载
摘要：本发明提供了一种界面态模型的构建方法、装置、系统及存储介质，涉及仿真技术领域。本发明所述的方法包括：获取试验数据，根据试验数据得到界面态缺陷的浓度分布模型；基于浓度分布模型，通过复合率公式组确定表面复合率；根据复合率公式组和界面态公式组确定被电离的界面态浓度；根据表面复合率和被电离的界面态浓度构建仿真模型；根据浓度分布模型和仿真模型对晶体管进行仿真试验，确定转移特性曲线；当转移特性曲线满足预设转移特性曲线变化范围时，根据仿真模型确定最终界面态模型；本发明所述的技术方案，通过建立一种界面态模型，采用仿真试验，验证了模型的准确性，修正了现有界面态模型只考虑单一能级的问题。
一种界面模型构建方法装置系统存储介质

[发明专利]一种多交界面结太阳电池及其制备方法-CN202010624819.0在审
发明人：陈剑辉;严珺;万露 -专利权人：河北大学
申请日： 2020-07-02 - 公布日： 2020-09-11 - 主分类号： H01L31/0352 文献下载
摘要：本申请公开了一种多交界面结太阳电池及其制备方法，该多交界面结太阳电池包括第一掺杂类型衬底和混合维度功能层，混合维度功能层与第一掺杂类型衬底形成多交界面结，多交界面结包括至少一个第一功能异质结和至少一个第二功能异质结该混合维度功能层一部分负责光生载流子的选择性传输，增强了衬底和混合维度功能层之间界面对于光生载流子的输运能力，另一部分起钝化衬底和混合维度功能层之间界面的缺陷态的作用，降低了光生载流子在衬底和混合维度功能层之间界面与界面缺陷态复合的概率，这两部分相互结合共同实现了光生载流子的选择性传输，同时抑制光生载流子在界面缺陷态的复合损失，解决了太阳电池界面复合严重的问题。
一种界面太阳电池及其制备方法

[发明专利]基于界面缺陷态发光CdS/Si原型近红外光二极管的制备方法-CN201911326232.5有效
发明人：李勇;姬鹏飞;周丰群;宋月丽;田明丽;袁书卿 -专利权人：平顶山学院
申请日： 2019-12-20 - 公布日： 2021-03-26 - 主分类号： H01L33/28 文献下载
摘要：本发明属于异质结制备技术领域，特别是涉及一种基于界面缺陷态发光CdS/Si原型近红外光二极管的制备方法，首先以多孔多晶硅模板为衬底，利用磁控溅射技术在多孔多晶硅模板的表面预沉积CdS薄膜；然后再利用化学水浴法沉积一层CdS薄膜，制备CdS/Si异质结原型二极管；最后进行退火处理，对异质结界面的缺陷态进行调控。本发明利用CdS/Si异质结的缺陷态发光获得近红外光发射，提高二极管的性能。
基于界面缺陷发光 cds si 原型红外光二极管制备方法

[发明专利]氧化物半导体薄膜层叠体的品质评价方法及品质管理方法-CN201580031246.8有效
发明人：林和志;三木绫;川上信之 -专利权人：株式会社神户制钢所
申请日： 2015-06-22 - 公布日： 2019-09-24 - 主分类号： H01L21/66 文献下载
摘要：提供一种在具有形成于氧化物半导体薄膜的表面的保护膜的TFT中，对于起因于氧化物半导体薄膜和保护膜的界面态的缺陷，不用实际测量其特性而简便评价的方法。本发明的评价方法，通过接触式方法或非接触式方法测量氧化物半导体薄膜的电子态，从而评价起因于上述界面态的缺陷。起因于上述界面态的缺陷，为下述(1)～(3)的某一个。
氧化物半导体薄膜表面具有保护膜层叠品质评价方法管理

[发明专利]CIS的深沟槽隔离结构及其制造方法-CN202211198110.4在审
发明人：蔡亚果;张武志;曹亚民;赵庆贺 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-09-29 - 公布日： 2023-01-06 - 主分类号： H01L27/146 文献下载
摘要：本发明公开了一种CIS的深沟槽隔离结构，包括：通过对第一半导体衬底的第一表面进行等离子体刻蚀形成的深沟槽，深沟槽的内侧表面具有由等离子体刻蚀产生界面缺陷。外部电极连接到外部控制模块，外部控制模块提供外部电压到各第三导电材料层上以对深沟槽的内侧表面的界面态进行调控，以消除界面缺陷对界面态的不利影响。本发明还公开了一种CIS的深沟槽隔离结构的制造方法。本发明能对深沟槽隔离结构和半导体衬底之间的界面处的界面态进行调控，能优化界面态并从而减少暗电流和白像素。
cis 深沟隔离结构及其制造方法

[发明专利]一种MOSFETs栅氧化层陷阱原子构型的识别方法-CN202210914010.0在审
发明人：陈华;杨济宁;何亮;张彦军;乔彬 -专利权人：西安电子科技大学芜湖研究院;西安电子科技大学
申请日： 2022-08-01 - 公布日： 2022-12-02 - 主分类号： G06F30/20 文献下载
摘要：一种MOSFETs栅氧化层陷阱原子构型的识别方法，搭建MOSFETs近界面氧化层的原子级模型，并引入各类单一缺陷构型，由此形成若干包含单一缺陷构型的缺陷模型；对各缺陷模型进行电子态密度计算，定性表征由相应缺陷所引入的电子态密度峰，即电中性缺陷能级位置；利用缺陷形成能定义，拟合求解各缺陷模型在不同电荷态之间的电荷转变能级，即带电缺陷能级位置；测量MOSFETs器件的低频1f漏电流噪声功率谱，并求解MOSFETs器件栅氧化层内的陷阱分布，分析陷阱中心位置；将电中性缺陷能级位置、带电缺陷能级位置与陷阱中心位置进行对比，识别引发MOSFETs器件漏电流噪声的陷阱原子构型。
一种 mosfets 氧化陷阱原子构型识别方法

[发明专利]CMOS器件中栅介质层界面态缺陷修复的方法及栅介质层-CN201910842528.6有效
发明人：姜兰;沈耀庭;彭海豹;归琰 -专利权人：上海华力集成电路制造有限公司
申请日： 2019-09-06 - 公布日： 2022-11-29 - 主分类号： H01L21/8238 文献下载
摘要：本发明涉及CMOS器件中栅介质层界面态缺陷修复的方法及栅介质层，涉及半导体集成电路制造技术，在栅介质层的制作过程中，在形成掺杂氮的氧化层界面层后采用高温氨气气氛下退火处理及高温激光退火处理，可以达到防止掺杂氮的氧化层界面层(SION)与衬底界面处SiO2的二次生长，防止EOT变厚，并且充分修复掺杂氮的氧化层界面层(SION)材料中断裂键及缺失键，使其补充为稳定的Si‑O‑N结构，而且对掺杂氮的氧化层界面层(SION)具有更好的固氮作用，进而提高掺杂氮的氧化层界面层(SION)的性质，界面态缺陷明显降低，提高器件性能。
cmos 器件介质界面缺陷修复方法

[发明专利]一种无机钝化制备具有高开路电压的CsPbBr3太阳能电池的方法-CN202310833851.3在审
发明人：张腾;刘稳稳;刘强;张志伟;杨贵州;刘和元;范建国;王振华;卜凡;王目周;苗阳;邢涛 -专利权人：山东能源集团有限公司;中国石油大学（华东）;兖矿水煤浆气化及煤化工国家工程研究中心有限公司
申请日： 2023-07-07 - 公布日： 2023-10-10 - 主分类号： H01L31/18 文献下载
摘要：本发明采用无机的界面修饰材料SbX3对钙钛矿内的缺陷进行钝化，具有无机材料的稳定性，SbX3能弥补表面缺陷态，针对钙钛矿中的缺陷进行钝化，降低缺陷态密度，针对CsPbBr3/碳界面能级进行补偿，促进界面载流子提取与传输，减少界面能级势垒，而且与钙钛矿强键合释放钙钛矿薄膜内的残余应力，抑制晶格畸变
一种无机钝化制备具有开路电压 cspbbr3 太阳能电池方法

[发明专利]一种钙钛矿/硅叠层太阳能电池及其制备方法-CN202110378799.8在审
发明人：刘明侦;崔翔;胡逾超;李发明 -专利权人：电子科技大学
申请日： 2021-04-08 - 公布日： 2021-07-30 - 主分类号： H01L27/30 文献下载
摘要：本发明属于太阳能电池技术领域，提供一种钙钛矿/硅叠层太阳能电池及其制备方法，用以克服现有技术中钙钛矿材料界面钝化不能实现多类型缺陷的同步钝化、载流子界面复合的抑制效率不高等问题。本发明通过在钙钛矿/硅叠层电池的钙钛矿吸光层与空穴传输层之间引入有机离子型修饰剂钝化层，实现界面多类型缺陷的同步高效钝化，显著降低缺陷态密度；同时，有效防止界面处的晶格失配，进一步优化缺陷钝化效果。综上，本发明的钙钛矿/硅叠层太阳能电池具有更低的缺陷态密度，更高的短路电流密度、开路电压，显著提升了钙钛矿/硅叠层太阳能电池的整体性能；并且，有机离子型修饰剂钝化层合成工艺成熟，价格低廉，具有高效、稳定且低成本的优点
一种钙钛矿硅叠层太阳能电池及其制备方法

[发明专利]一种测量高Al组分AlGaN材料刻蚀诱生界面态参数的方法-CN201210482757.X无效
发明人：白云;申华军;汤益丹;王弋宇;韩林超;刘新宇 -专利权人：中国科学院微电子研究所
申请日： 2012-11-23 - 公布日： 2013-02-27 - 主分类号： G01N27/22 文献下载
摘要：本发明公开了一种测量高Al组分AlGaN材料的刻蚀诱生界面态参数的方法，该方法包括：在蓝宝石衬底上外延高Al组分AlGaN材料；利用ICP刻蚀技术对AlGaN材料表面进行处理；制备基于AlGaN材料的无刻蚀处理及经过刻蚀处理的不同条件的肖特基二极管；利用肖特基电容谱法获得AlGaN材料刻蚀诱生界面态密度及能级分布状况。本发明根据肖特基电容谱法测量界面态的原理，提出利用电容谱技术来测量AlGaN材料刻蚀诱生界面态，避免了利用深能级瞬态谱(DLTS)及PL谱的等其他测量诱生缺陷方法的局限性。
一种测量 al 组分 algan 材料刻蚀界面参数方法

[发明专利]一种氮化镓电子器件的复合介质结构及制备方法-CN201910755947.6在审
发明人：刘新宇;王成森;殷海波;黄森;王鑫华;魏珂;黄健;张超;吴耀辉 -专利权人：捷捷半导体有限公司;中国科学院微电子研究所
申请日： 2019-08-15 - 公布日： 2019-11-22 - 主分类号： H01L29/778 文献下载
摘要：一种氮化镓电子器件的复合介质结构，包括：低界面态介质插入层和高击穿电场介质层，低界面态介质插入层，生长在氮化镓电子器件表面上，高击穿电场介质层，生长在低界面态介质插入层上。将氮化镓电子器件放置于机台中，将机台的温度调节至第一预设温度，功率调节至第一预设功率，使用等离子体清洁氮化镓电子器件的表面，将机台的温度调节至第二预设温度，功率调节至第二预设功率，在氮化镓电子器件的表面生长低界面态介质插入层，将机台的温度调节至第三预设温度，功率调节至第三预设功率，在低界面态介质插入层上生长高击穿电场介质层。本公开可有效解决氮化镓电子器件表面界面缺陷的问题。
氮化镓介质插入界面态机台电子器件电场介质功率调节温度调节预设功率击穿预设电子器件表面复合介质结构生长等离子体清洁表面生长界面缺陷有效解决制备

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条