专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果13822424个,建议您升级VIP下载更多相关专利
  • [发明专利]一种隔离结构的制作方法-CN201410417668.6有效
  • 林率兵;王永刚;姜海涛;蔡丹华 - 中芯国际集成电路制造(上海)有限公司
  • 2014-08-22 - 2019-01-11 - H01L21/762
  • 本发明提供一种隔离结构的制作方法,至少包括以下步骤:S1:提供一衬底,在所述衬底形成至少一个,并在所述填满多晶;S2:进行退火以使所述多晶的晶粒结构重组;S3:采用Cl2与HBr的混合气体作为刻蚀气体对所述多晶进行回刻,去除所述外多余的多晶;S4:采用SF6作为刻蚀气体对所述多晶进行过刻蚀,在所述顶部获得平坦的多晶表面。本发明不仅可以改善槽内部及表面的多晶接缝现象,提高多晶熔合程度,同时可以在所述顶部获得平坦光滑的多晶表面的同时减少多晶的过刻蚀量,减少顶部的下沉程度。
  • 一种隔离结构制作方法
  • [发明专利]用于超结MOS器件的终端结构的制作方法-CN201110138083.7无效
  • 永福;龚大卫;陈雪萌;陆昉;缪润妍 - 上海先进半导体制造股份有限公司
  • 2011-05-26 - 2011-10-12 - H01L21/336
  • 本发明提供一种用于超结MOS器件的终端结构的制作方法,包括:提供衬底,其上分别形成有超结结构和终端结构的,终端结构的彼此之间排列紧密;在槽内淀积多晶层,其掺杂类型与衬底相反;将多晶的掺杂杂质扩散到衬底,在周围形成杂质扩散区;将多晶层和终端结构区域的之间的衬底热氧化为氧化层填满,在终端结构区域内形成厚氧化层;在制作MOS器件的多晶硅栅极时,于终端结构的厚氧化层上同步形成多晶场板。本发明在终端结构区域由栅极多晶形成场板与厚氧化层相结合,有效利用了厚氧化层的分压作用,降低器件的表面电场。本发明结合RESURF和场板的作用,分压效果明显,很大程度节省终端面积。
  • 用于深槽超结mos器件终端结构制作方法
  • [发明专利]一种中选择性外延锗方法-CN202110956076.1在审
  • 杨荣 - 杨荣
  • 2021-08-19 - 2021-11-16 - H01L21/762
  • 本发明提供了一种中选择性外延锗方法,包括:步骤1、在衬底表面沉积硬掩膜,并制作;步骤2、在的侧壁和底部同时选择性外延生长锗;步骤3、高温退火使侧壁锗材料再分布;步骤4、重复步骤2‑3使处外延生长锗表面高于硬掩膜;步骤5、进行化学机械抛光使锗表面与硬掩膜表面齐平;步骤6、去除硬掩膜,完成的选择性外延锗。本发明提出的方案在侧壁和底部同时外延锗/锗,结合高温锗再分布技术,可以在不影响形貌的情况下,实现锗/锗外延生长;并且无需在与锗中间插入氧化硅层,有利于提升波导到锗器件的耦合效率。
  • 一种深硅槽中选择性外延方法
  • [发明专利]用于超结MOS器件的终端结构的制作方法-CN201110138281.3有效
  • 永福;陈雪萌;龚大卫 - 上海先进半导体制造股份有限公司
  • 2011-05-26 - 2011-10-12 - H01L21/336
  • 本发明提供一种用于超结MOS器件的终端结构的制作方法,包括步骤:提供衬底,其上分别形成有超结结构和终端结构的;在槽内淀积第一多晶层,第一多晶层的掺杂类型与衬底相反;将第一多晶的掺杂杂质扩散到衬底,在周围形成杂质扩散区;将第一多晶层热氧化为氧化层,或者去除第一多晶层后再重新热生长氧化层,氧化层不填满;在槽内继续淀积第二多晶层并填满,第二多晶层的掺杂类型与MOS器件的多晶硅栅极相同;在制作MOS器件的多晶硅栅极时,于终端结构的区域同步形成多晶场板。本发明的终端结构及其制作方法实现工艺和设计方法简单,与超结MOS器件的工艺完全兼容,分压效果明显又节省芯片面积。
  • 用于深槽超结mos器件终端结构制作方法
  • [发明专利]基微流体器件的腔体的制造方法-CN201110270253.7有效
  • 杨海波;马清杰;吕宇强 - 上海先进半导体制造股份有限公司
  • 2011-09-13 - 2012-01-18 - B81C1/00
  • 本发明提供一种全基微流体器件的腔体的制造方法,包括步骤:提供<111>晶向的单晶衬底,其上形成有氧化层;将氧化层图形化,露出多个正方形窗口图形;以氧化层为掩模,刻蚀衬底,形成上层;在氧化层表面和上层的侧壁及底部淀积保护层;将氧化层表面和上层底部的保护层去除;以氧化层和上层侧壁的保护层为掩模,刻蚀衬底,形成下层;湿法刻蚀下层,在衬底内部形成腔体;将上层的孔洞填满,将腔体封闭;以氧化层为掩模,刻蚀衬底本发明形成腔体的过程基于单片衬底本身进行加工,通过先分层形成底部腔体后填充的方式,不涉及键合或胶粘合技术即可形成腔体。
  • 全硅基微流体器件制造方法
  • [发明专利]沟槽栅型超结IGBT器件结构及制作方法-CN202210277956.0在审
  • 程炜涛;姚阳 - 上海埃积半导体有限公司
  • 2022-03-21 - 2022-07-29 - H01L29/739
  • 本发明公开的沟槽栅型超结IGBT器件结构及制作方法,其制备方法包括步骤:在所述N‑基区内挖设若干;在所述槽内填充P型后,回刻P型形成第一区,使所述第一区与相邻的所述N‑基区形成横向PN结;在所述第一区内P型上淀积绝缘材料形成栅极绝缘区;通过热氧化方式在所述栅极绝缘区上方的所述侧壁形成栅极氧化层;在所述栅极氧化层内部填充多晶材料,刻蚀形成多晶硅栅区,将所述多晶硅栅区作为第二区本发明可以减少IGBT器件制备过程多道挖沟槽工艺造成的器件损伤,提高IGBT器件的良品率。
  • 沟槽栅型超结igbt器件结构制作方法
  • [发明专利]一种基于绝缘体上的高压隔离结构-CN201210133735.2无效
  • 孙伟锋;祝靖;林颜章;钱钦松;陆生礼;时龙兴 - 东南大学
  • 2012-04-28 - 2012-09-19 - H01L21/762
  • 一种基于绝缘体上的高压隔离结构,包括:在绝缘体上结构的N型外延层上设有表面钝化层,N型外延层设有高压电路区域、多隔离结构以及低压电路区域,高压电路区域被多隔离结构所包围,所述多隔离结构由2~20个隔离结构组成,其特征在于,在表面钝化层上设有高阻多晶场板,在高压电路区域和低压电路区域的N型外延层上均电连接有电极接触孔,在各个相邻的隔离结构之间的N型外延层及各个隔离结构上均电连接有中间电极接触孔,所述高阻多晶场板的两端分别与高、低压区的电极接触孔电连接,并且,所述高阻多晶场板按照由内向外的顺序依次与各个电极接触孔电连接。
  • 一种基于绝缘体高压隔离结构
  • [实用新型]一种基于绝缘体上的高压隔离结构-CN201220192481.7有效
  • 孙伟锋;祝靖;林颜章;钱钦松;陆生礼;时龙兴 - 东南大学
  • 2012-04-28 - 2012-12-19 - H01L21/762
  • 一种基于绝缘体上的高压隔离结构,包括:在绝缘体上结构的N型外延层上设有表面钝化层,N型外延层设有高压电路区域、多隔离结构以及低压电路区域,高压电路区域被多隔离结构所包围,所述多隔离结构由2~20个隔离结构组成,其特征在于,在表面钝化层上设有高阻多晶场板,在高压电路区域和低压电路区域的N型外延层上均电连接有电极接触孔,在各个相邻的隔离结构之间的N型外延层及各个隔离结构上均电连接有中间电极接触孔,所述高阻多晶场板的两端分别与高、低压区的电极接触孔电连接,并且,所述高阻多晶场板按照由内向外的顺序依次与各个电极接触孔电连接。
  • 一种基于绝缘体高压隔离结构
  • [发明专利]射频LDMOS器件源衬接触柱的实现方法-CN201010545856.9无效
  • 张帅;王海军 - 上海华虹NEC电子有限公司
  • 2010-11-16 - 2012-05-23 - H01L21/768
  • 本发明公开了一种射频LDMOS器件源衬接触柱的实现方法,其为在衬底上生长外延层之后,包括如下步骤:1)在外延层上生长氧化硅层;2)在氧化硅层上利用光刻工艺定义出的位置,并刻蚀去除区的氧化硅;3)刻蚀外延层形成;4)第一次多晶淀积,在的内壁形成一层多晶;5)采用离子注入工艺在槽内壁的多晶内注入杂质离子;6)第二次多晶淀积,填满;7)去除外延层上的多晶,并去除氧化硅层;8)退火处理使杂质离子均匀分布在多晶内,并活化杂质离子,形成源衬接触柱。采用本发明的方法,能充分降低多晶的电阻率,实现由多晶构成的低阻通路。
  • 射频ldmos器件中源衬接触实现方法
  • [发明专利]带金属敏感夹层的器件刻蚀方法-CN201110266111.3有效
  • 杨海波;马清杰;吕宇强 - 上海先进半导体制造股份有限公司
  • 2011-09-08 - 2012-02-08 - B81C1/00
  • 本发明提供一种带金属敏感夹层的器件刻蚀方法,包括步骤:提供衬底,其上有缓冲层;在缓冲层上淀积金属敏感层;将金属敏感层图形化,形成金属线间低台阶、金属管脚焊垫区域和金属反应线;在缓冲层和图形化的金属敏感层表面淀积钝化层;在钝化层表面形成光刻胶掩模并作图形化,光刻胶掩模的图形与金属线间低台阶的位置相对应;依次刻蚀钝化层和缓冲层,直至露出衬底,形成;对底部的衬底进行刻蚀,形成体。本发明可随设计方案控制槽体深度和金属敏感层中间夹层位置,便于与媒介反应,形成钝化层-金属敏感夹层-结构这种三明治结构,具有成本低、工艺稳定和设计灵活的特点。
  • 金属敏感夹层器件刻蚀方法
  • [发明专利]用于MEMS工艺制造方法-CN201310464958.1有效
  • 季锋;范伟宏;闻永祥;刘琛;饶晓俊 - 杭州士兰集成电路有限公司
  • 2013-09-30 - 2014-01-01 - B81C1/00
  • 本发明提供的用于MEMS工艺制造方法,通过在一用于MEMS封帽的衬底的正面上依次形成一缓冲层和一掩蔽层,在衬底的背面形成一接触层;对掩蔽层进行刻蚀,形成暴露出缓冲层的腐蚀窗口;第一酸性溶液去除暴露出的缓冲层,利用电化学腐蚀在腐蚀窗口对应的衬底位置处形成多孔层后,停止电化学腐蚀,利用多孔层在碱性溶液腐蚀速率快的特点形成,或者多孔层易于氧化后,使用第二酸性溶液去除热氧化硅层以形成。本发明的腐蚀方向与晶向无关,可形成类似的U型,实现的设备简单、成本低廉、能达到更高的宽比。
  • 用于mems工艺中的制造方法
  • [发明专利]刻蚀方法-CN92103289.7无效
  • 张利春;钱钢;阎桂珍;王咏梅;王阳元 - 北京大学
  • 1992-05-11 - 1993-10-20 - H01L21/76
  • 刻蚀技术是目前超大规模集成电路制造技术的一项关键工艺。我们发明了一种新的刻蚀的方法,采用极薄的Zr或ZrN膜(厚度为300A至1000A)作掩膜,利用反应离子刻蚀设备刻蚀,刻蚀气体选用对设备危害程度很小的SF6,并附加O2(或N2,或O2+N2)和Ar,在侧壁形成阻挡刻蚀层,结果得到了侧壁垂直的,可广泛应用于集成电路器件之间的隔离。
  • 刻蚀方法
  • [发明专利]隔离非晶的制备方法-CN200710094108.1有效
  • 王剑敏 - 上海华虹NEC电子有限公司
  • 2007-09-28 - 2009-04-01 - H01L21/762
  • 本发明公开了一种隔离非晶的制备方法,包括在淀积设备连续进行如下步骤:在上淀积第一层非晶;用氮气吹扫清洗气体管路和所述淀积设备,后在所述设备内通入氧气和氩气的混合气体吹扫,使第一层非晶表面氧化形成二氧化硅;在二氧化硅上淀积第二层非晶,完成所述的填充。本发明的方法通过在第一层非晶表面氧化形成二氧化硅,缓解第二层非晶淀积时所带来的应力,且整个过程在同一淀积设备连续进行,故整个处理时间相对较短,提高深隔离非晶工艺的生产能力。本发明的方法适用于半导体制备隔离非晶填充工艺
  • 隔离非晶硅制备方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top