“掩膜图案”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2083212个，建议您升级VIP下载更多相关专利

[发明专利]产生掩膜图案的系统和方法以及曝光系统-CN201610158206.6有效
发明人：李太亮;孙俊民;丁洪利;关红涛 -专利权人：京东方科技集团股份有限公司
申请日： 2016-03-18 - 公布日： 2019-11-01 - 主分类号： G03F1/76 文献下载
摘要：本发明实施例公开了一种产生掩膜图案的系统、一种产生掩膜图案方法以及一种曝光系统。根据本发明实施例，用于产生掩膜图案的系统，包括：掩膜图案提供设备，配置为通过有线或无线网络提供掩膜图案信号；掩膜图案传送设备，配置为对掩膜图案提供设备提供的掩膜图案信号进行处理，以产生掩膜图案信息，并且通过射频标识“RFID”信号传送产生的掩膜图案信息；以及掩膜图案产生设备，配置为基于掩膜图案信息，产生与掩膜图案信息对应的掩膜图案并显示。在本申请实施例中，利用物联网技术实现了掩膜图案提供设备(本地PC或移动设备)与掩膜图案产生设备之间的交互，使得掩膜图案产生设备通过电子墨水屏显示多种不同掩膜图案，从而实现了快速方面、低成本的曝光方式。
产生图案系统方法以及曝光

[发明专利]半导体结构的制造方法-CN202011254219.6在审
发明人：陈恩浩 -专利权人：长鑫存储技术有限公司
申请日： 2020-11-11 - 公布日： 2022-05-13 - 主分类号： H01L21/308 文献下载
摘要：该发明公开了一种半导体结构的制造方法，包括提供基底；于基底上形成第一掩膜图案和第一掩膜开口，第一掩膜开口位于相邻的第一掩膜图案之间；于第一掩膜图案和第一掩膜开口上形成第二掩膜图案和第二掩膜开口，第二掩膜开口位于相邻的第二掩膜图案之间，其中，第二掩膜图案在基底上的投影和第一掩膜图案以及第一掩膜开口在基底上的投影至少部分重叠，且第二掩膜开口在基底上的投影和第一掩膜图案以及第一掩膜开口在基底上的投影至少部分重叠；基于第一掩膜图案、第一掩膜开口、第二掩膜图案和第二掩膜开口在基底上形成第一图案和第一开口。
半导体结构制造方法

[发明专利]掩膜版-CN201910822447.X有效
发明人：杜帅;冯宏庆;郑勇;丁文彪 -专利权人：京东方科技集团股份有限公司;成都京东方光电科技有限公司
申请日： 2019-08-30 - 公布日： 2021-11-16 - 主分类号： C23C14/04 文献下载
摘要：本申请公开了一种掩膜版。该掩膜版包括掩膜图案区以及位于掩膜图案区四周的非掩膜图案区；掩膜图案区与非掩膜图案区的分界为非直线型几何图形，几何图形向掩膜图案区凹陷；非掩膜图案区内设置有固定区，固定区用于固定掩膜版，几何图形位于固定区的相对面
掩膜版

[发明专利]一种掩膜版及其制作方法、掩膜版组件-CN201910244878.2有效
发明人：郑勇;杜帅;丁文彪 -专利权人：京东方科技集团股份有限公司;成都京东方光电科技有限公司
申请日： 2019-03-28 - 公布日： 2021-03-02 - 主分类号： C23C14/04 文献下载
摘要：本发明实施例提供一种掩膜版及其制作方法、掩膜版组件，涉及掩膜版领域，能够解决掩膜版在焊接时因激光能量不易控制而造成的焊接不良；该掩膜版包括掩膜图案区以及位于掩膜图案区四周的非掩膜图案区；掩膜图案区包括至少一个有效掩膜区；有效掩膜区中包括：多个蒸镀孔，以及位于蒸镀孔和蒸镀孔之间的遮挡条；掩膜版在非掩膜图案区内设置有焊接区；掩膜版在非掩膜图案区内至少在焊接区的厚度，大于掩膜版在有效掩膜区的遮挡条的厚度。
一种掩膜版及其制作方法组件

[发明专利]一种掩膜图案的形成方法及鳍式场效应晶体管-CN201910091989.4有效
发明人：李庆 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-01-30 - 公布日： 2023-09-15 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种掩膜图案的形成方法，包括沉积形成掩膜层；在掩膜层上形成光阻层图案；经由光阻层图案的间隔，向掩膜层中植入掩膜层空隙填充物；经由光阻层图案的间隔，向掩膜层中植入掩膜层植入物；去除光阻层图案，及光阻层图案遮挡的掩膜层。本发明提供的掩膜图案的形成方法，通过向掩膜层中植入掩膜层空隙填充物，进而减小了掩膜层植入物的扩散和散射现象。由此，掩膜层植入物会按照预设的路径扩散和散射，使得掩膜图案形状变得规则，提高了掩膜图案的质量。本发明还提供了一种由该方法形成的掩膜质量更高、性能更好的鳍式场效应晶体管。
一种图案形成方法场效应晶体管

[发明专利]掩膜层结构、半导体器件及其制造方法-CN201610403694.2有效
发明人：宋长庚;周朝锋;李晓波 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-06-08 - 公布日： 2020-05-15 - 主分类号： H01L21/027 文献下载
摘要：本发明提供一种掩膜层结构、半导体器件及其制造方法，该掩膜层结构包括：衬底以及形成于衬底上的核掩膜层图案，核掩膜层图案包括：沿第一方向延伸且间隔设置的若干第一子核掩膜层图案；一端与一第一子核掩膜层图案的侧壁连接的第二子核掩膜层图案，且第二子核掩膜层图案沿第二方向延伸，第二子核掩膜层图案的另一端不与任一第一子核掩膜层图案连接；第二子核掩膜层图案的两侧分别设置有若干间隔的第三子核掩膜层图案和第四子核掩膜层图案，每个第三子核掩膜层图案和所述第四子核掩膜层图案均沿第一方向延伸，第四子核掩膜层图案与所述第二子核掩膜层图案之间间隔。本发明的掩膜层结构可以使得套刻精度和关键尺寸的裕度增大，进而增加工艺窗口。
掩膜层结构半导体器件及其制造方法

[发明专利]一种掩膜版、掩膜系统及蒸镀掩膜方法-CN201910493702.0有效
发明人：杨盛际 -专利权人：京东方科技集团股份有限公司
申请日： 2019-06-06 - 公布日： 2021-03-02 - 主分类号： C23C14/24 文献下载
摘要：本发明实施例提供一种掩膜版、掩膜系统及蒸镀掩膜方法，涉及掩膜版领域，能够减少蒸镀材料的浪费；该掩膜版包括掩膜图案区以及位于掩膜图案区四周的非掩膜图案区，掩膜版包括依次设置的第一基板、导光图案层、垂直导热层；导光图案层至少部分位于掩膜图案区，垂直导热层至少覆盖掩膜图案区；垂直导热层背离第一基板一侧的表面作为掩膜版的出光面；导光图案层包括：多种不同朝向的调光面；掩膜版接收的不同方向的入射光线，经导光图案层的不同的调光面进行调光后
一种掩膜版系统蒸镀掩膜方法

[发明专利]半导体结构及其形成方法-CN202110289168.9在审
发明人：曹凯 -专利权人：长鑫存储技术有限公司
申请日： 2021-03-18 - 公布日： 2022-09-27 - 主分类号： H01L21/8242 文献下载
摘要：一种半导体结构及其形成方法，所述形成方法包括：提供基底；在基底上形成第一介质层后，在第一介质层上形成若干折线形的第一掩膜图案，第一掩膜图案沿第一方向延伸；在第一掩膜图案上形成若干折线形的第二掩膜图案，第二掩膜图案沿第二方向延伸，第二方向与第一方向不同，第一掩膜图案与第二掩膜图案在第一介质层的投影交叠呈多边形；以第二掩膜图案和第一掩膜图案为掩膜刻蚀第一介质层形成开口。通过第一掩膜图案和第二掩膜图案的配合定义出多边形的形状，以第一掩膜图案和第二掩膜图案为掩膜刻蚀第一介质层形成开口，可以改善刻蚀负载效应造成的刻蚀均匀性问题。
半导体结构及其形成方法

[发明专利]用于制造半导体集成电路器件的方法-CN200710148554.6无效
发明人：郑丞弼;金东灿;姜昌珍;朴兴植 -专利权人：三星电子株式会社
申请日： 2007-08-29 - 公布日： 2008-03-05 - 主分类号： H01L21/00 文献下载
摘要：所述制造半导体集成电路器件的方法包括：在基层上形成硬掩膜层；在第一方向上在硬掩膜层上形成线牺牲硬掩膜层；在线牺牲硬掩膜层图案上涂覆高分子有机材料层；在第二方向上对高分子有机材料层和线牺牲硬掩膜层图案形成图案；形成矩阵牺牲硬掩膜层图案；通过使用矩阵牺牲硬掩膜层图案作为蚀刻掩膜来对硬掩膜层形成图案，从而形成硬掩膜层图案；以及通过使用硬掩膜层图案作为蚀刻掩膜来对基层形成图案，从而形成下部图案。
用于制造半导体集成电路器件方法

[实用新型]掩膜装置-CN201020106736.4有效
发明人：郭志勇;陈雄达;王士敏;商陆平;李绍宗 -专利权人：深圳莱宝高科技股份有限公司
申请日： 2010-01-28 - 公布日： 2010-10-20 - 主分类号： G03F1/14 文献下载
摘要：本实用新型涉及平板显示器技术领域，尤其涉及一种掩膜装置。掩膜装置包括基板、形成于基板上的掩膜图案及保护层。掩膜图案将基板分为透光区域和遮光区域。保护层设置于基板上且覆盖掩膜图案，其用于保护掩膜图案，防止掩膜图案在清洗过程中被损伤，延长掩膜装置的使用寿命。由于不需顾及掩膜图案，清洗更方便且效率更高，利于减少清洗掩膜装置的时间。
装置

[发明专利]一种半导体器件的制造方法-CN201710448941.5在审
发明人：常荣耀;王彦 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-06-14 - 公布日： 2018-12-25 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成图案化的硬掩膜层，所述图案化的硬掩膜层具有若干间隔设置的硬掩膜图案；形成覆盖半导体衬底和图案化的硬掩膜层的覆盖层；形成图案化的掩膜层，所述掩膜层覆盖相邻所述硬掩膜图案之间的覆盖层；以图案化的掩膜层为掩膜执行刻蚀，以去除预定深度的半导体衬底；去除图案化的掩膜层和覆盖层；以图案化的硬掩膜层为掩膜刻蚀半导体衬底，以形成凹字形的双鳍片结构；去除图案化的硬掩膜层。
图案化硬掩膜层衬底掩膜层半导体器件半导体覆盖层去除硬掩膜图案掩膜多沟道场效应晶体管制造刻蚀半导体间隔设置鳍片结构凹字形覆盖刻蚀鳍片

[发明专利]掩膜结构及其形成方法-CN202310730122.5在审
发明人：陈坤;唐星 -专利权人：长鑫存储技术有限公司
申请日： 2023-06-16 - 公布日： 2023-09-05 - 主分类号： G03F1/70 文献下载
摘要：本公开是关于半导体技术领域，涉及一种掩膜结构及其形成方法，该形成方法包括：形成依次层叠分布的待图案化膜层、第一掩膜层、遮光层以及第一光阻层；在第一光阻层内形成第一显影区；在第一显影区对遮光层进行蚀刻，以形成露出第一掩膜层的第一掩膜图案；对第一掩膜图案内暴露出的第一掩膜层进行蚀刻，以形成多个间隔分布的第二掩膜图案；以第二掩膜图案为掩膜对待图案化膜层进行蚀刻，以形成目标掩膜图案，第一掩膜层与待图案化膜层的蚀刻选择比大于遮光层与待图案化膜层的蚀刻选择比本公开的形成方法可提高掩膜图案的分辨率。
膜结构及其形成方法

[实用新型]光掩膜板-CN202221173973.1有效
发明人：钟国强;唐文浩;陈建;吉强;施申伟;刘震一;解严;朱飞飞;余娅;张然 -专利权人：合肥鑫晟光电科技有限公司;京东方科技集团股份有限公司
申请日： 2022-05-16 - 公布日： 2022-11-01 - 主分类号： G03F1/36 文献下载
摘要：本申请公开了一种光掩膜板，包括多个掩膜图案，各掩膜图案均具有折弯的边界；多个第一补偿图案，各第一补偿图案设置于对应的掩膜图案外侧，且对应于折弯的至少部分顶角位置处；在垂直于光掩膜板所在平面的方向上，掩膜图案的膜层结构与第一补偿图案的膜层结构相同上述方案，通过在掩膜图案外侧折弯的顶角位置设置第一补偿图案，且，在垂直于所述光掩膜板所在平面的方向上，掩膜图案的膜层结构与第一补偿图案的膜层结构相同，根据所采用的光刻胶正负性的不同，第一补偿图案相应地增强或减弱掩膜图案顶角位置的透光量，以降低光学邻近效应对曝光的影响，使得显影获得的图案更加接近于理想形状，因此，降低了曝光显影的图案较掩膜图案的失真率。
光掩膜板

[发明专利]制造包括多孔电介质层的半导体器件的方法-CN202210531080.8在审
发明人：金钟天;李炫哲;金基正;申东辉;洪贤实 -专利权人：三星电子株式会社
申请日： 2022-05-16 - 公布日： 2023-03-14 - 主分类号： H01L21/768 文献下载
摘要：一种制造半导体器件的方法及由此制造的器件，所述方法包括：在衬底上顺序地堆叠层间绝缘层、多孔电介质层、第一掩膜层和第二掩膜层；蚀刻所述第二掩膜层以形成初步掩膜图案；蚀刻所述初步掩膜图案以形成第二掩膜图案；使用所述第二掩膜图案作为蚀刻掩膜来蚀刻所述第一掩膜层以形成第一掩膜图案；使用所述第一掩膜图案作为蚀刻掩膜来蚀刻所述多孔电介质层以形成凹槽；以及分别在所述凹槽中形成互连图案，其中，所述多孔电介质层包括SiOCH，并且所述第一掩膜层包括无碳氧化硅(SiO2)。
制造包括多孔电介质半导体器件方法

[发明专利]形成导电互连结构的方法-CN202310458065.X在审
发明人：李佳阳 -专利权人：北京北方华创微电子装备有限公司
申请日： 2023-04-25 - 公布日： 2023-07-25 - 主分类号： H01L21/768 文献下载
摘要：本发明实施例公开一种形成导电互连结构的方法，包括：在导电层上形成预定掩膜图案；对第一掩膜图案进行掺杂，以在所述第一掩膜图案中形成预定深度的掺杂区域，其中，所述第一掩膜图案为已掺杂的所述预定掩膜图案，第二掩膜图案为未掺杂的所述预定掩膜图案；其中，所述掺杂区域的刻蚀速率大于未掺杂区域的刻蚀速率；利用所述第一掩膜图案和所述第二掩膜图案对所述导电层进行刻蚀，以形成导电互连结构；其中，对应于所述第二掩膜图案的区域的导电线的高度较高，形成为导电通路
形成导电互连结构方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条