“多晶硅栅”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果32520个，建议您升级VIP下载更多相关专利

[发明专利]提高多晶硅栅极刻蚀工艺稳定性的方法-CN201310256210.2有效
发明人：唐在峰;方超;任昱;张旭昇 -专利权人：上海华力微电子有限公司
申请日： 2013-06-25 - 公布日： 2013-10-16 - 主分类号： H01L21/28 文献下载
摘要：本发明的提高多晶硅栅极刻蚀工艺稳定性的方法，包括：提供一个半导体衬底，在半导体衬底上形成栅氧层；在栅氧层上形成一层氧化层；在氧化层上涂覆一层光刻胶，经刻蚀，将多晶硅栅极区域的氧化层去除，去除光刻胶；在半导体衬底上生长多晶硅层；经光刻和刻蚀，在多晶硅层中形成所述多晶硅栅极。本发明的方法，在刻蚀多晶硅栅极的过程中，通过增加一层氧化层，避免了多晶硅栅极和栅氧层的刻蚀选择比不够造成的有源区受损的现象，从而提高了多晶硅栅极刻蚀工艺稳定性和产品的电性能。
提高多晶栅极刻蚀工艺稳定性方法

[发明专利]在位掺杂多晶硅栅的方法-CN200810044056.1有效
发明人：钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2008-12-04 - 公布日： 2010-06-23 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种在位掺杂多晶硅栅的方法，采用台阶式N型杂质分布在位掺杂多晶硅栅，所述台阶为两级以上，N型杂质的浓度从多晶硅栅的表面向体内逐渐递减。本发明既能实现较高阻值的多晶硅，又能足够补偿PMOS器件源漏注入，形成埋沟PMOS器件所必需的净N型多晶硅栅。
在位掺杂多晶方法

[发明专利]一种LDMOS器件的制备方法及器件-CN202111472259.2在审
发明人：宋婉;许昭昭 -专利权人：华虹半导体（无锡）有限公司
申请日： 2021-12-06 - 公布日： 2022-04-01 - 主分类号： H01L29/423 文献下载
摘要：本发明提供一种LDMOS器件的制备方法，其中，提供一第一型半导体材质的衬底，形成已连续的多晶硅栅层；分割所述多晶硅栅层，使所述多晶硅栅层分成对应所述阱区的第一多晶硅栅层及对应所述漂移区的第二多晶硅栅层；通过一第一掩膜同时对所述源漏掺杂区及所述第一多晶硅栅层进行第二型半导体离子重掺杂，以及，通过一第二掩膜同时对所述第一型半导体离子重掺杂区及所述第二多晶硅栅层进行第一型半导体离子重掺杂。
一种 ldmos 器件制备方法

[发明专利]控制多晶硅栅极关键尺寸的方法-CN201310630338.0有效
发明人：许进;唐在峰;任昱;张旭升 -专利权人：上海华力微电子有限公司
申请日： 2013-11-29 - 公布日： 2014-03-26 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种控制多晶硅栅极关键尺寸的方法，所述方法包括：提供一用于进行多晶硅栅极刻蚀工艺的反应腔体和一需进行多晶硅栅极刻蚀工艺的半导体结构；在将所述半导体结构置于所述反应腔体内进行多晶硅栅极刻蚀前，于所述反应腔体的内壁表面沉积一硅氧化合物；将所述半导体结构置于所述反应腔体内进行多晶硅栅极刻蚀工艺。采用本发明的技术方案可以根据沉积SiO2Cl4的时间定量地控制多晶硅栅极的关键尺寸，同时在多晶硅栅极的关键尺寸出现问题时，也可以快捷准确的找到问题的切入点，从而提高晶圆的良率。
控制多晶栅极关键尺寸方法

[发明专利]SONOS存储器及工艺方法-CN201610621750.X有效
发明人：郭振强 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-08-01 - 公布日： 2019-08-13 - 主分类号： H01L27/11568 文献下载
摘要：本发明公开了一种SONOS存储器，包括：在P阱中具有源区及漏区，源区与漏区之间为存储器的沟道区，在沟道区的硅表面，具有ONO介质层，ONO介质层之上为多晶硅栅极；多晶硅栅极两侧的ONO介质层上为多晶硅栅极的侧墙；所述侧墙为双层结构，靠近多晶硅栅极的内层为氮化硅侧墙，外层为氧化硅侧墙；所述多晶硅栅极底部栅长方向两端具有向多晶硅栅极内部凹陷的空间，该空间内填充氧化硅，使多晶硅栅极沟道两端处的介质层总厚度大于沟道区上方的介质层厚度
sonos 存储器工艺方法

[发明专利]一种MOS晶体管的形成方法-CN202210335956.1有效
发明人：陈冠中;刘哲儒;郑志成 -专利权人：晶芯成（北京）科技有限公司;合肥晶合集成电路股份有限公司
申请日： 2022-04-01 - 公布日： 2022-07-01 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种MOS晶体管的形成方法，包括：提供一半导体衬底，半导体衬底内形成有相邻设置的源极、电流通道和漏极，半导体衬底上形成有多晶硅栅极，多晶硅栅极位于电流通道上，并在多晶硅栅极两侧的半导体衬底上形成第一光刻胶层；对多晶硅栅极依次进行第一次离子注入和碳族元素注入，再清除第一光刻胶层，并形成MOS晶体管，以通过碳族元素抑制了多晶硅栅极的多晶硅晶粒成长扩张速度，并抑制第一次退火工艺后多晶硅栅极的晶界长度，从而避免了在第二次离子注入工艺时有离子穿越多晶硅栅极并进入多晶硅栅极下方的电流通道中去
一种 mos 晶体管形成方法

[发明专利]双栅MOS结构的功率晶体管及其制作方法-CN201410111358.1在审
发明人：张景超;戚丽娜;刘利峰;王晓宝;赵善麒 -专利权人：江苏宏微科技股份有限公司
申请日： 2014-03-24 - 公布日： 2014-06-18 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种双栅MOS结构的功率晶体管，栅氧化层位于第一掺杂层上，第二掺杂层位于第一掺杂层内并与栅氧化层相连，第三掺杂层位于第二掺杂层内并与栅氧化层相连，绝缘介质层覆在有源区原胞的多晶硅层上，金属层覆在绝缘介质层上并延伸至有源区原胞的引线孔内与第三掺杂层和第二掺杂层相接导通，有源区原胞的多晶硅层包括由绝缘介质层隔离、且相互不连接的第一多晶硅栅和第二多晶硅栅，第一多晶硅栅和第二多晶硅栅分别通过各自金属引线连接到各自对应的栅极焊接区域，以分别控制第一多晶硅栅和第二多晶硅栅。本发明结构简单，将多晶硅层分割成两个能分别控制的多晶硅栅，能灵活控制电流沟道密度，使器件达到最佳性能状态。
双栅 mos 结构功率晶体管及其制作方法

[实用新型]双栅MOS结构的功率晶体管-CN201420134117.4有效
发明人：张景超;戚丽娜;刘利峰;王晓宝;赵善麒 -专利权人：江苏宏微科技股份有限公司
申请日： 2014-03-24 - 公布日： 2014-08-13 - 主分类号： H01L29/78 文献下载
摘要：本实用新型涉及一种双栅MOS结构的功率晶体管，栅氧化层位于第一掺杂层上，第二掺杂层位于第一掺杂层内并与栅氧化层相连，第三掺杂层位于第二掺杂层内并与栅氧化层相连，绝缘介质层覆在有源区原胞的多晶硅层上，金属层覆在绝缘介质层上并延伸至有源区原胞的引线孔内与第三掺杂层和第二掺杂层相接导通，有源区原胞的多晶硅层包括由绝缘介质层隔离、且相互不连接的第一多晶硅栅和第二多晶硅栅，第一多晶硅栅和第二多晶硅栅分别通过各自金属引线连接到各自对应的栅极焊接区域，以分别控制第一多晶硅栅和第二多晶硅栅。本实用新型结构简单，将多晶硅层分割成两个能分别控制的多晶硅栅，能灵活控制电流沟道密度，使器件达到最佳性能状态。
双栅 mos 结构功率晶体管

[发明专利]嵌入式SONOS存储器及其制备方法-CN202210149663.4在审
发明人：王宁;张可钢 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-02-18 - 公布日： 2022-05-10 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种嵌入式SONOS存储器及其制备方法，其中方法包括：在所述选择管多晶硅栅一侧形成连接层；在远离所述连接层的所述选择管多晶硅栅的另一侧形成第二氧化硅层和ONO电荷存储层；接着在远离所述连接层的所述第二氧化硅层的侧面形成存储管多晶硅栅，从而得到背靠背结构的所述选择管多晶硅栅和所述存储管多晶硅栅。本申请通过形成背靠背结构的所述选择管多晶硅栅和所述存储管多晶硅栅，比传统的两管分离的SONOS器件节省芯片设计面积。进一步的，本申请利用所述连接层，可以将所述选择管多晶硅栅的栅极与衬底中其对应的源端共接，后续可以共接至同一选择管字线，从而使得外接电路的设计可以更加简洁。
嵌入式 sonos 存储器及其制备方法

[发明专利]半导体结构及其形成方法-CN202110254332.2在审
发明人：蔡巧明;马丽莎 -专利权人：中芯北方集成电路制造（北京）有限公司
申请日： 2021-03-09 - 公布日： 2022-09-13 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：形成覆盖第一器件区的基底的栅氧化层；在基底上形成多晶硅栅极材料，覆盖栅氧化层；在配置区的多晶硅栅极材料中形成边缘凹槽；图形化多晶硅栅极材料以及刻蚀边缘凹槽下方的栅氧化层，保留位于栅极区的多晶硅栅极材料以及位于第二器件区的部分多晶硅栅极材料作为多晶硅栅极；在配置区内形成第一源漏掺杂区；在第一源漏掺杂区和第二源漏掺杂区的顶面形成源漏硅化物层。边缘凹槽用于减小位于配置区上方的多晶硅栅极材料厚度，使得位于配置区的栅氧化层能够在图形化多晶硅栅极材料的步骤中被刻蚀减薄或被去除，有利于防止较厚的栅氧化层对形成第一源漏掺杂区和形成源漏硅化物层的过程产生不良影响
半导体结构及其形成方法

[发明专利]CMOS全硅化物金属栅制备方法-CN201210206298.2有效
发明人：肖海波;鲍宇;平延磊 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-06-20 - 公布日： 2014-01-15 - 主分类号： H01L21/8238 文献下载
摘要：本发明揭示了一种CMOS全硅化物金属栅制备方法，该方法包括：提供基底，基底具有第一多晶硅栅极和第二多晶硅栅极，在基底上沉积电介质层，去除部分电介质层，分别在第一多晶硅栅极和第二多晶硅栅极上形成开口，第一多晶硅栅极上的开口的尺寸小于第二多晶硅栅极上的开口的尺寸，沉积金属层，在第一多晶硅栅极上的开口中沉积的金属层的厚度小于在第二多晶硅栅极上的开口中沉积的金属层的厚度，进行第一次热退火并去除未反应的所述金属层，进行第二次热退火，形成具有不同的金属浓度但相同的高度的第一全硅化物金属栅极和第二全硅化物金属栅极
cmos 全硅化物金属制备方法

[发明专利]制作具有P型多晶硅栅的半导体器件结构的方法-CN201010245506.0有效
发明人：张海洋;黄怡 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2010-07-30 - 公布日： 2012-02-08 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种制作具有P型多晶硅栅的半导体器件结构的方法，P型多晶硅栅的薄层电阻为目标值，方法包括：提供衬底，衬底上具有P型多晶硅栅；在衬底和P型多晶硅栅上依次形成衬垫材料层及间隙壁材料层，衬垫材料层包含以第一沉积温度沉积的第一氧化物，间隙壁材料层包含以第二沉积温度沉积的第二氧化物，其中，根据目标值，设定第一沉积温度和/或第二沉积温度；去除间隙壁材料层位于衬底和P型多晶硅栅之上的部分；通过离子注入和退火在P型多晶硅栅两侧的衬底中形成源极和漏极本发明的方法能够单独调整P型多晶硅栅的薄层电阻，并将P型多晶硅栅的薄层电阻调至目标值。
制作具有多晶半导体器件结构方法

[发明专利]一种可调控制栅增加ILD填充窗口的工艺方法-CN201610703052.4有效
发明人：刘政红;辻直樹;陈广龙 -专利权人：上海华力微电子有限公司
申请日： 2016-08-22 - 公布日： 2019-05-10 - 主分类号： H01L27/11517 文献下载
摘要：一种可调控制栅增加ILD填充窗口的工艺方法，其包括：提供有单元存储区域和外围器件区域的基底；在基底表面沉积第一多晶硅栅层；在第一多晶硅栅层表面生长一层氧化硅阻挡层；在氧化硅阻挡层表面进行光刻胶涂布和显影，露出外围器件区域，仅刻蚀去除外围器件区域的氧化硅阻挡层；在单元存储区域的氧化硅阻挡层和外围器件区域的第一多晶硅栅层表面沉积第二多晶硅栅层；在第二多晶硅栅层表面进行光刻胶涂布和显影，露出单元存储区域，刻蚀去除仅单元存储区域的第二多晶硅栅层；刻蚀去除剩余的氧化硅阻挡层；在单元存储区域和外围器件区域的多晶硅栅表面进行光刻胶涂布和显影，经过干法刻蚀形成最终的双多晶硅栅结构。
一种可调控制增加 ild 填充窗口工艺方法

[发明专利]多晶硅栅层的沉积方法-CN200610148243.5无效
发明人：居建华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2006-12-28 - 公布日： 2008-07-02 - 主分类号： H01L21/283 文献下载
摘要：一种多晶硅栅层的沉积方法，包括：在半导体基底上形成一介质层；以一结构控制工艺沉积多晶硅栅层，所述多晶硅栅层覆盖所述介质层。通过在沉积多晶硅栅层的过程中减小晶粒尺寸，可抑制掺杂穿透效应的发生；在现有工艺基础上仅通过改变沉积条件以控制多晶硅栅层的晶粒尺寸，无需增加单独的步骤即可抑制掺杂穿透效应的发生，改进工艺控制简单。
多晶硅栅层沉积方法

[发明专利]屏蔽栅沟槽功率器件及其制造方法-CN201710206001.5在审
发明人：颜树范 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-03-31 - 公布日： 2017-06-20 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种屏蔽栅沟槽功率器件，栅极结构的多晶硅栅形成于深沟槽顶部侧面，两侧的多晶硅栅之间形成有第二介质层且该第二介质层深入到多晶硅栅的底部，源极多晶硅形成于第二介质层的底部，在源极多晶硅和深沟槽的侧面和底部表面之间隔离有底部介质层第二介质层实现源极多晶硅和多晶硅栅之间的隔离，能减少源极多晶硅和多晶硅栅之间的寄生电容。本发明还公开了一种屏蔽栅沟槽功率器件的制造方法。
屏蔽沟槽功率器件及其制造方法