“外延层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2577426个，建议您升级VIP下载更多相关专利

[发明专利]PMOS半导体器件及其制造方法-CN201911107321.0在审
发明人：黄秋铭 -专利权人：上海华力集成电路制造有限公司
申请日： 2019-11-13 - 公布日： 2020-02-28 - 主分类号： H01L29/10 文献下载
摘要：本发明公开了一种PMOS半导体器件，包括半导体基底及形成于基底表面的第一和第二外延层。第一外延层的掺杂结构设置为硼扩散阻挡层。第二外延层为非掺杂结构。栅极结构形成在第二外延层表面。在栅极结构两侧的第二外延层中形成有凹槽，在凹槽中填充有锗硅外延层。沟道区形成在锗硅外延层之间的第二外延层中。在锗硅外延层中具有硼掺杂，第一外延层位于凹槽的底部并从锗硅外延层的底部阻挡锗硅外延层的硼向底部扩散。P+掺杂的源区和漏区形成在栅极结构两侧的锗硅外延层中。本发明还公开一种PMOS半导体器件的制造方法。本发明能减少嵌入式锗硅外延层的硼扩散，提高器件的电学性能。
pmos 半导体器件及其制造方法

[发明专利]用于超结功率器件结构的下层外延层电阻测量结构-CN201210261901.7有效
发明人：贾璐;楼颖颖 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2012-07-26 - 公布日： 2016-11-30 - 主分类号： H01L21/66 文献下载
摘要：一种用于超结功率器件结构的下层外延层电阻测量结构，其包括：第一掺杂类型的上层外延层和下层外延层；布置在上层外延层和下层外延层中的第二掺杂类型的柱状掺杂区，柱状掺杂区在从上层外延层至下层外延层的方向上贯穿上层外延层，并穿过部分的下层外延层；柱状掺杂区与下层外延层共同形成测试二极管；布置在上层外延层中的第二掺杂类型的击穿保护环；与柱状掺杂区相连的第一电极的连接部分；布置在第一外延层表面的具有第一掺杂类型的接触区，以及连接此接触区的第二电极根据本发明，通过测量下层外延层与柱状掺杂区形成的测试二极管的击穿电压，从而能够在晶片可接受性测试的过程中有效地监控下层外延层的电阻特性。
用于功率器件结构下层外延电阻测量

[发明专利]基于111晶向的硅外延片制备方法、硅外延片及半导体器件-CN202310686810.6有效
发明人：郭艳敏;王楠;赵堃;莫宇 -专利权人：中电科先进材料技术创新有限公司
申请日： 2023-06-09 - 公布日： 2023-09-15 - 主分类号： H01L21/20 文献下载
摘要：本发明提供一种基于111晶向的硅外延片制备方法、硅外延片及半导体器件。该方法包括：在硅片表面进行高速率的111晶向外延生长，得到第一外延层；对第一外延层进行刻蚀；在刻蚀后的第一外延层表面进行低速率的111晶向外延生长，得到第二外延层，硅片、刻蚀后的第一外延层和第二外延层构成基于111晶向的硅外延片。本发明首先在硅片表面高速率生长第一外延层，相比于常规生长速度具有更高的效率，然后对第一外延层进行刻蚀，能够去除第一外延层表面具有雾缺陷的部分，最后在第一外延层表面进行低速率生长，确保最终硅外延片表面平整、稳定，并且相比于全程慢速率生长具有更高的生产效率，解决了高速率生长的硅外延片表面存在雾缺陷的问题。
基于 111 外延制备方法半导体器件

[发明专利]外延层的形成方法-CN201210550520.0无效
发明人：刘继全 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2012-12-18 - 公布日： 2014-06-18 - 主分类号： H01L21/20 文献下载
摘要：本发明公开了一种外延层的形成方法，步骤包括：1）在硅衬底上生长一层外延层；2）刻蚀掉外延层中的晶格缺陷，同时保证外延层在刻蚀后仍有残留；3）在刻蚀后的外延层上再生长一层相同材质的外延层；4）刻蚀掉步骤3）新生长的外延层中的晶格缺陷，同时保证最新生长的外延层在刻蚀后仍有残留；5）重复步骤3）～4），直至外延层的总厚度达到所要求的厚度。该方法通过循环生长外延层和刻蚀晶格缺陷，显著降低甚至完全消除了硅锗、硅锗碳或硅外延层中的晶格缺陷，从而保证了半导体器件的性能。
外延形成方法

[发明专利]一种GaN基垂直晶体管及其制备方法-CN201710058826.7在审
发明人：陈琳;郑亮;戴亚伟;孙清清;张卫 -专利权人：复旦大学
申请日： 2017-01-23 - 公布日： 2017-06-13 - 主分类号： H01L29/78 文献下载
摘要：该GaN基垂直晶体管包括n型GaN衬底，其具有第一掺杂浓度；n型GaN外延层，其具有第二掺杂浓度，形成于n型GaN衬底上，第二掺杂浓度小于第一掺杂浓度；第一p型GaN外延层，位于n型GaN外延层上；沟槽，贯穿第一p型GaN外延层并延伸至n型GaN外延层中；栅极区外延叠层，形成于沟槽中并向两侧延伸，自下而上依次包括GaN外延层、AlGaN外延层和第二p型GaN外延层；栅电极，形成于沟槽中的栅极区外延叠层上；源电极，位于第一p型GaN外延层上，以与第二p型GaN外延层保持一定间距的方式形成于栅极区外延叠层两侧；以及漏电极，位于n型GaN衬底背面。
一种 gan 垂直晶体管及其制备方法

[发明专利]分子束外延生长蓝宝石基AlGaN/GaN异质结结构的方法-CN201910428331.8在审
发明人：刘斌;初嘉鹏;谢自力;陶涛;李振华;吴耀政;赵红;陈敦军;张荣 -专利权人：南京大学
申请日： 2019-05-22 - 公布日： 2019-08-09 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种分子束外延生长蓝宝石基AlGaN/GaN异质结结构的方法，使用分子束外延技术，通过控制生长参数，在衬底上同质外延一层GaN外延层，使用分子束外延技术，通过控制生长参数，在GaN外延层上外延AlN插入层；使用分子束外延技术，通过控制生长参数，在AlN插入层上外延一层Al_xGa_(1‑x)N层；使用分子束外延技术，通过控制生长参数，在Al_xGa_(1‑x)N层上外延一层GaN盖帽层。本发明采用分子束外延技术在GaN外延层与Al_xGa_(1‑x)N薄膜层之间生长不同厚度AlN插入层，能够优化Al_xGa_(1‑x)
分子束外延技术生长参数分子束外延异质结结构蓝宝石基生长二维电子气特性问题同质外延薄膜层盖帽层异质结衬底输运优化

[发明专利]半导体器件及其制作方法-CN202311139403.X在审
发明人：黄小迪;李琦琦;吴涵涵 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-09-06 - 公布日： 2023-10-13 - 主分类号： H01L21/265 文献下载
摘要：该半导体器件的制作方法中，提供的半导体衬底内形成有第一掺杂区，第一掺杂区具有第一导电类型，再在半导体衬底的顶面上形成外延层，其中，外延层包括层叠的第一外延层和第二外延层，第一外延层和第二外延层的材质相同，第一外延层的厚度小于第二外延层的厚度，第一外延层的沉积温度小于第二外延层的沉积温度，第一外延层的沉积速度大于第二外延层的沉积速度，如此第一掺杂区的掺杂物质扩散到第一掺杂区侧上方的外延层中的扩散范围可以缩小
半导体器件及其制作方法

[发明专利]一种鳍式晶体管器件的制造方法-CN201810223692.4在审
发明人：张鹏;李志华;唐波;李彬 -专利权人：中国科学院微电子研究所
申请日： 2018-03-19 - 公布日： 2018-07-20 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种鳍式晶体管器件的制造方法，在衬底上外延生长第一外延层，而后在第一外延层上外延生长第二外延层，而后，刻蚀第二外延层，形成鳍。由于第一外延层具有与第二外延层不同的材料，使得二者具有刻蚀选择性，在形成鳍的刻蚀过程中，以第一外延层为刻蚀停止层，这样，可以使得形成的鳍都停止在第一外延层上，有效控制刻蚀深度，使得鳍的高度可控，从而，提高鳍的均匀性
外延层鳍式晶体管外延生长刻蚀刻蚀停止层刻蚀选择性刻蚀过程有效控制均匀性衬底可控制造

[发明专利]外延结构体的制备方法-CN201210085270.8有效
发明人：魏洋;范守善 -专利权人：清华大学;鸿富锦精密工业（深圳）有限公司
申请日： 2012-03-28 - 公布日： 2013-10-23 - 主分类号： H01L21/20 文献下载
摘要：本发明涉及一种外延结构体的制备方法，其包括以下步骤：提供一基底，所述基底具有一第一外延生长面；在所述基底的第一外延生长面生长一缓冲层；在所述缓冲层远离基底的表面设置一碳纳米管层；在所述设置有碳纳米管层的缓冲层表面生长一第一外延层；去除所述基底及所述缓冲层，暴露出所述碳纳米管层，形成一包括所述第一外延层及所述碳纳米管层的外延衬底；以及将所述外延衬底暴露有碳纳米管层的表面作为一第二外延生长面，在所述外延衬底的第二外延生长面生长一第二外延层，得到所述外延结构体。
外延结构制备方法

[发明专利]一种功率器件及其制备方法-CN201811065926.3在审
发明人：不公告发明人 -专利权人：深圳市心版图科技有限公司
申请日： 2018-09-13 - 公布日： 2019-01-04 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种功率器件及其制备方法，包括：衬底，第一外延层，第一沟槽，第一注入区，第二外延层，第二沟槽，第三沟槽，第四沟槽，第二注入区，第三外延层，所述第二外延层为L型，所述第二外延层的内侧面覆盖所述第三外延层的侧面和部分底面，所述第三外延层的部分底面与所述第一外延层连接，所述第三外延层的离子浓度大于所述第一外延层的离子浓度，第四外延层，源极，栅极，漏极，该结构设置既增大了器件的击穿电压，同时降低了器件的导通电阻，提高了VDMOS
外延层功率器件注入区底面制备离子侧面导通电阻击穿电压结构设置衬底漏极源极覆盖

[发明专利]基于GaN材料的垂直结构LED芯片-CN201711382262.9在审
发明人：冉文方 -专利权人：西安智盛锐芯半导体科技有限公司
申请日： 2017-12-20 - 公布日： 2018-06-08 - 主分类号： H01L33/08 文献下载
摘要：本发明涉及一种基于GaN材料的垂直结构LED芯片，包括：导电衬底11；反光层12，设置于所述导电衬底11上；第一电极13，设置于所述反光层12上；蓝光外延层14、红光外延层15及绿光外延层16，均设置于所述第一电极13上；隔离层17，设置于所述第一电极13上以使所述蓝光外延层14、红光外延层15及绿光外延层16之间相互隔离；所述第二电极18分别设置于所述蓝光外延层14、红光外延层15及绿光外延层16上；所述钝化层19覆盖于所述蓝光外延层14、红光外延层15、绿光外延层16及所述隔离层17上。
外延层红光蓝光绿光垂直结构LED芯片第一电极反光层隔离层衬底导电荧光粉第二电极单芯片钝化层封装隔离覆盖

[发明专利]一种改善外延晶圆平坦度的方法以及外延晶圆-CN202111428677.1有效
发明人：蒲以松;赵敏剑;惠聪 -专利权人：西安奕斯伟材料科技有限公司;西安奕斯伟硅片技术有限公司
申请日： 2021-11-29 - 公布日： 2022-03-11 - 主分类号： H01L21/20 文献下载
摘要：本发明实施例公开了一种改善外延晶圆平坦度的方法以及外延晶圆，所述方法包括：在抛光晶圆的表面通过外延沉积反应生长一层外延层以制备得到外延晶圆；利用物理气相沉积法在所述外延晶圆的外延层表面沉积一层薄膜层；利用等离子刻蚀法去除所述外延晶圆表面的所述薄膜层和局部外延层；去除所述外延晶圆表面残留的所述薄膜层后，测量所述外延晶圆的平坦度并判断所述平坦度是否满足目标要求；若所述外延晶圆的平坦度满足目标要求，清洗所述外延晶圆并烘干后以获得满足所述目标要求的外延晶圆。
一种改善外延平坦方法以及

[发明专利]半导体功率器件的制作方法-CN201310128850.5无效
发明人：林永发 -专利权人：茂达电子股份有限公司
申请日： 2013-04-15 - 公布日： 2014-08-06 - 主分类号： H01L21/336 文献下载
摘要：再于半导体基底上形成第一外延层。再于第一外延层表面形成硬掩膜层，于硬掩膜层中形成至少一开口，经由开口刻蚀第一外延层，形成至少一沟槽，其中开口及沟槽横跨多个芯片区域及划线区域，使得沟槽的两端都不落在芯片区域内。接着去除硬掩膜层，再于沟槽中填满一第二外延层，并使第二外延层覆盖第一外延层。再将覆盖在第一外延层上的第二外延层抛光去掉，显露出第一外延层。于第一及第二外延层上形成第三外延层。
半导体功率器件制作方法

[发明专利]半导体装置-CN202110184580.4在审
发明人：舒丽丽;刘威民;吕惟皓;郭建亿;杨育佳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-10 - 公布日： 2021-07-13 - 主分类号： H01L27/092 文献下载
摘要：半导体装置包括鳍片、栅极堆叠、栅极间隔物、外延源极/漏极区及接触插塞。鳍片延伸自基板；栅极堆叠位于鳍片的侧壁上且沿着鳍片的侧壁；栅极间隔物，沿着栅极堆叠的侧壁；外延源极/漏极区位于鳍片中且邻近栅极间隔物，外延源极/漏极区包括第一外延层、第二外延层。第一外延层位于鳍片上，第一外延层包括硅及砷；第二外延层位于第一外延层上，第二外延层包括硅及磷，第一外延层将第二外延层与鳍片分隔；接触插塞位于第二外延层上。
半导体装置

[实用新型]三基色发光二极管芯片-CN202122840992.7有效
发明人：兰叶;王江波;朱广敏 -专利权人：华灿光电（浙江）有限公司
申请日： 2021-11-19 - 公布日： 2022-07-05 - 主分类号： H01L33/08 文献下载
摘要：本公开提供了一种三基色发光二极管芯片，包括：透明基板、外延结构、第一透明导电层、第二透明导电层、第三透明导电层、第一电极、第二电极、第三电极、第四电极；外延结构包括第一外延层、第二外延层和第三外延层，第一外延层、第一透明导电层、第二透明导电层、第二外延层、第三透明导电层和第三外延层依次层叠于透明基板外，第一电极、第二电极、第三电极和第四电极均位于第三外延层远离透明基板的一侧，且第一电极与第一透明导电层、第二透明导电层和第三透明导电层相连，第二电极与第一外延层相连，第三电极与第二外延层相连，第四电极与第三外延层相连。
基色发光二极管芯片