“器件制备工艺”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3653378个，建议您升级VIP下载更多相关专利

[发明专利]半导体晶片背面图案与正面图案精确对准的方法-CN201810685615.0有效
发明人：张磊;薛宏勇;王健;宁润涛 -专利权人：万国半导体（开曼）股份有限公司
申请日： 2018-06-28 - 公布日： 2023-03-21 - 主分类号： H01L21/033 文献下载
摘要：本发明包括制备半导体器件晶圆；在半导体器件晶圆的第一边上制备第一多个对齐标识；制备第一导电类型的第一图案；在半导体器件晶圆的第二边上制备第二多个对齐标识；通过将载体晶圆连接到半导体器件晶圆，制备一个连接晶圆；在载体晶圆的自由边上制备第三多个对齐标识；使用研磨工艺；制备多个器件结构组件；除去载体晶圆；使用研磨工艺和退火工艺；使用金属化工艺并使用分离工艺。
半导体晶片背面图案正面精确对准方法

[发明专利]IGBT器件制备方法及IGBT器件-CN201410360059.1在审
发明人：王代利;可瑞思;万力 -专利权人：中航（重庆）微电子有限公司
申请日： 2014-07-25 - 公布日： 2014-10-08 - 主分类号： H01L21/336 文献下载
摘要：本申请涉及半导体器件制造领域，尤其涉及一种IGBT器件制备方法及IGBT器件，基于传统制备IGBT器件工艺的基础上，通过先进行衬底背面离子注入工艺并退火后，再对衬底进行正面金属化工艺，并利用lift-off的剥离方式制备正面金属层，有效的避免传统的衬底正面金属化的光刻腐蚀工艺，进而实现简单实用的背面注入后的薄片高温退火工艺，在满足工艺需求的同时，还大大的降低了制备IGBT器件的工艺成本。
igbt 器件制备方法

[发明专利]GaN增强型器件制备方法及形成的GaN增强型器件-CN201610561741.6有效
发明人：刘新宇;康玄武;王鑫华;黄森;魏珂 -专利权人：中国科学院微电子研究所
申请日： 2016-07-15 - 公布日： 2019-04-09 - 主分类号： H01L21/335 文献下载
摘要：本发明提供一种GaN增强型器件制备方法及形成的GaN增强型器件，GaN增强型器件制备方法采用在含有P型GaN的外延片上采用与CMOS工艺相兼容的工艺形成栅极、源极及漏极。该GaN增强型器件制备工艺与CMOS工艺相兼容，从而可以实现大批量，低成本的增强型电力电子开关器件生产与制备。
gan 增强器件制备方法形成

[发明专利]显示器件制备工艺及显示器件-CN202210382928.5在审
发明人：涂芳;陈波;陈伟 -专利权人：深圳一鑫新材料有限公司
申请日： 2022-04-13 - 公布日： 2022-07-29 - 主分类号： G09F9/30 文献下载
摘要：本发明公开了一种显示器件制备工艺及显示器件，显示器件制备工艺包括第一贴附、引发、第二贴附、热压及脱泡步骤；显示器件有显示器件制备工艺制成。本发明中，提前将贴合胶内的引发剂激发，使贴合胶的固化贯穿于第二贴附、热压与脱泡步骤中，贴合胶具有足够的固化时间，有利于提高贴合胶的固化程度，相较于传统的制备工艺中，在脱泡之后再进行固化的方式，有效缩短了显示器件的制备时间，提高了显示器件的制备效率，贴合胶在后续的步骤中持续反应并交联，无需再设置其他的固化步骤，使显示器件的制备工艺更为简单，执行便捷度高。
显示器件制备工艺

[发明专利]一种碳化硅N沟道双极型功率器件的制备方法-CN202110473075.1在审
发明人：杨晓磊;柏松 -专利权人：中国电子科技集团公司第五十五研究所
申请日： 2021-04-29 - 公布日： 2021-08-24 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了一种碳化硅N沟道双极型功率器件的制备方法，属于半导体器件领域。+外延层、N+缓冲层以及N‑漂移层，其次在该外延片上通过引入载流子寿命提升工艺，器件正面MOS制备工艺，器件背面衬底减薄工艺以及激光退火工艺，最终实现了碳化硅N沟道双极型功率器件的制备。该方法通过引入载流子寿命提升工艺，增强了该双极型功率器件的电导调制效应，有效降低了该器件的比导通电阻和导通损耗。同时该方法不仅避免了采用高阻P型碳化硅衬底材料，而且器件的正面制备工艺与MOSFET器件制备工艺相兼容，在节约成本的同时，风险更小，也更易于在工业上制备。
一种碳化硅沟道双极型功率器件制备方法

[发明专利]一种双多晶SOI应变SiGe回型沟道BiCMOS集成器件及制备方法-CN201210244166.9有效
发明人：宋建军;胡辉勇;吕懿;宣荣喜;张鹤鸣;李妤晨;舒斌;郝跃 -专利权人：西安电子科技大学
申请日： 2012-07-16 - 公布日： 2012-10-10 - 主分类号： H01L27/12 文献下载
摘要：本发明公开了一种基于自对准工艺的双多晶SOI应变SiGe回型沟道BiCMOS集成器件及制备方法，首先在SOI衬底上外延双极器件集电区、制备深槽隔离、基区窗口以及基极多晶，外延SiGe基区和Poly-Si发射区，形成SiGe HBT器件；光刻NMOS器件有源区，在该区域外延生长五层材料形成NMOS器件有源区，制备NMOS器件；光刻PMOS器件有源区，在该区域外延生长三层材料形成PMOS器件有源区，制备虚栅极，利用自对准工艺注入形成PMOS器件源、漏；刻蚀虚栅，完成PMOS器件制备，形成MOS器件导电沟道为22～45nm的基于自对准工艺的BiCMOS集成器件及电路。本发明采用自对准工艺，并充分了利用应变SiGe材料载流子迁移率各向异性的特点，制备出了性能增强的双多晶SOI、应变SiGe回型沟道BiCMOS集成电路。
一种多晶 soi 应变 sige 沟道 bicmos 集成器件制备方法

[发明专利]一种基于自对准工艺的应变Si BiCMOS集成器件及制备方法-CN201210244090.X有效
发明人：胡辉勇;宋建军;张鹤鸣;宣荣喜;李妤晨;舒斌;戴显英;郝跃 -专利权人：西安电子科技大学
申请日： 2012-07-16 - 公布日： 2012-10-17 - 主分类号： H01L27/06 文献下载
摘要：本发明公开了一种基于自对准工艺的应变Si BiCMOS集成器件及制备方法，首先在Si衬底上，制备埋层、集电区、深槽隔离以及集电极接触区，在此基础上，利用自对准工艺，自对准生成SiGe基区和Poly-Si发射区，形成HBT器件；制备PMOS器件有源区层结构，在PMOS器件有源区上制备漏极和栅极，形成PMOS器件；制备NMOS器件有源区层结构，在NMOS器件有源区制备栅介质层和栅多晶，形成NMOS器件；光刻引线，构成CMOS导电沟道为22～45nm的应变Si BiCMOS集成器件及电路；本发明在制备过程中采用了自对准工艺，而且充分利用了张应变Si材料迁移率各向异性的特点，在600～800℃，制备出了性能增强的应变
一种基于对准工艺应变 si bicmos 集成器件制备方法

[发明专利]微机电系统器件制备保护方法-CN202010119464.X在审
发明人：阮勇;尤政;周元楷 -专利权人：清华大学
申请日： 2020-02-26 - 公布日： 2020-06-09 - 主分类号： B81C1/00 文献下载
摘要：本申请提供一种微机电系统器件制备保护方法，制备黑蜡层时不会涉及有毒、易挥发的溶剂溶解黑蜡，大大减小了黑蜡涂抹工艺中环境污染和人体伤害问题。并且，通过微机电系统器件制备保护方法中温度的调控和温度时间的控制，形成的黑蜡层可以长时间在碱性溶液和酸性溶液中有效保护MEMS结构不被腐蚀，解决了MEMS器件腐蚀工艺的保护环节。同时，通过微机电系统器件制备保护方法提高了MEMS湿法腐蚀工艺的效率，节省了工艺时间，对MEMS器件功能结构进行了保护，保证功能结构在腐蚀过程中的完整，解决了MEMS器件制造工艺中的关键技术问题。
微机系统器件制备保护方法

[发明专利]一种全湿法制备的聚合物PLED器件及其制备方法-CN201110071812.1无效
发明人：梁春军;何志群;徐永彦;赵凡凡;邹辉 -专利权人：北京交通大学
申请日： 2011-03-24 - 公布日： 2011-08-17 - 主分类号： H01L33/40 文献下载
摘要：本发明公开了一种全湿法制备的聚合物PLED器件及其制备方法，涉及一种电致发光器件，又称发光二极管。该器件是在上电极层(6)和下电极层(2)之间的载流子注入层及聚合物发光层。所述的上电极层(6)的材料为PEDOT:PSS，它是采用旋涂、滴涂或丝网印刷成膜的方法制备，替代常规器件中上电极层，这种全湿法制备聚合物PLED器件的制备工艺，不再需要真空蒸镀工艺，工艺简化，降低了制造成本
一种湿法制备聚合物 pled 器件及其方法

[发明专利]GaN器件结构及其制备方法-CN202110272075.5在审
发明人：莫炯炯;郁发新;王志宇 -专利权人：浙江大学
申请日： 2021-03-12 - 公布日： 2021-06-29 - 主分类号： H01L21/82 文献下载
摘要：本发明的GaN器件结构及其制备方法，制备包括：提供衬底；制备GaN沟道层、势垒层、中间保护层、第一器件电极；在第一器件电极周围的中间保护层上制备第二栅极；制备栅氧层、In2器件的基础上，引入In2O3器件，利用In2O3MOSFET器件来控制常开耗尽型GaN器件开启，解决了GaN常开型器件局限，实现normally‑off(常关)功能；另外，解决了连接Si器件进行开关控制的工艺复杂问题，降低了成本，In2O3MOSFET相较于SiMOSFET，与后道工艺兼容，即无需复杂工艺制程，在完成GaN器件工艺前道制程后，额外增加几步非高温制程
gan 器件结构及其制备方法

[发明专利]含铁电材料的混合结终端保护结构的高压器件及制备方法-CN202010583287.0在审
发明人：季明华;李敏;张汝京 -专利权人：芯恩（青岛）集成电路有限公司
申请日： 2020-06-23 - 公布日： 2021-12-24 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种含铁电材料的混合结终端保护结构的高压器件及制备方法，该器件包括：形成有高压半导体器件的有源区；具有RESURF结构的混合结终端保护结构，RESURF结构包括与有源区电连接的第一偏置场板及位于第一偏置场板下方且与第一偏置场板接触的铁电材料层该高压半导体器件结构可以在现有结终端保护结构的基础上进一步提高器件击穿电压BV同时有效降低其导通电阻Ron，更易于实现器件结构的小型化；另外，该器件的制备工艺中只需要在现有器件制备工艺的基础上增加常规的沉积工艺及光刻工艺即可实现，工艺步骤简单，易于实现。
含铁电材料混合终端保护结构高压器件制备方法

[发明专利]一种基于氮化物半导体异质结的载片低功耗温度传感器-CN202210173757.5在审
发明人：唐曦;胡存刚;尹玉莲;汪欢 -专利权人：安徽大学
申请日： 2022-02-24 - 公布日： 2022-05-27 - 主分类号： G01K7/16 文献下载
摘要：本发明提供一种基于氮化物半导体异质结的载片低功耗温度传感器，其包括整流器件和阻性器件，所述整流器件和阻性器件制备于同片氮化物半导体异质结上。整流器件和阻性器件电学相串联。在电学偏压下，整流器件和阻性器件的电学性质随温度变化而改变：整流器件开启后的电阻随着温度升高而减小，阻性器件电阻随着温度升高而增加。本发明的温度传感器的制备工艺与氮化物半导体异质结电子器件工艺相兼容，无需额外设计新的制备工艺以及材料，即可实现在同一块异质结芯片上的温度探测以及信号放大功能，达到精准、实时、低功耗芯片测温以及节省制备成本的目的
一种基于氮化物半导体异质结载片低功耗温度传感器

[发明专利]一种IGBT器件的制备方法-CN201410746305.7在审
发明人：张朝阳;王凡 -专利权人：深圳芯能半导体技术有限公司
申请日： 2014-12-09 - 公布日： 2016-07-06 - 主分类号： H01L21/331 文献下载
摘要：为克服现有技术中IGBT器件的制备工艺成本高的问题，本发明提供了一种IGBT器件的制备方法。本发明提供的IGBT器件的制备方法将高压终端区和有源区同时制作完成，优化了工艺过程，省去光刻步骤，降低了生产成本。
一种 igbt 器件制备方法

[发明专利]集成高压器件的方法-CN201210348709.1有效
发明人：秀明土子 -专利权人：万国半导体股份有限公司
申请日： 2012-09-19 - 公布日： 2013-04-03 - 主分类号： H01L21/8249 文献下载
摘要：本发明公开了一种在半导体衬底上，制备双极晶体管、MOSFET、二极管等各种有源器件的方法，从而在工作电压较低的公共衬底上，形成工作电压较高的有源器件，并且引入制备工作电压较低的有源器件的现有的经过验证的工艺流程本发明还提出了通过在现有器件初始制备工艺中增加一些步骤，一种工作电压高于同功能的现有器件的制备方法，不会大幅影响器件的性能。
集成高压器件方法

[发明专利]超薄柔性有机电子器件制备与封装一体式结构设计和制备流程工艺-CN201911086973.0在审
发明人：林群 -专利权人：福仕保（江苏）新材料有限公司
申请日： 2019-11-08 - 公布日： 2020-02-25 - 主分类号： H01L51/10 文献下载
摘要：本发明公开了一种超薄超高封装柔性有机电子器件制备工艺，与现有的有机电子器件制备与封装分开的设计与工艺相比，本专利新采用的整合式的设计和工艺拥有明显的先进性。本发明的整合式设计，主要利用相同光固化树脂和纳米涂层的多层封装工艺作为有机电子器件上下两层的封装固化结构，前后封装层的制备与有机电子器件制备工艺相结合。由于该设计采用可重复的统一流程极大减少多重封装过程和性能造成封装效果下降，还极大的降低了器件制备与封装过程相分离造成的低良品率的问题。同时，统一和规范化的封装结构必然降低设备成本，材料成本以及工艺成本，同时提高产品产量和寿命。尤其适合未来自动化，大批量，大面积的柔性有机电子器件生产。
超薄柔性有机电子器件制备封装体式结构设计流程工艺

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条