“势垒层 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2507976个，建议您升级VIP下载更多相关专利

[发明专利]半导体量子点/量子阱导带内跃迁材料结构-CN200610064882.3无效
发明人：金鹏;王占国 -专利权人：中国科学院半导体研究所
申请日： 2006-03-16 - 公布日： 2007-09-19 - 主分类号： H01L33/00 文献下载
摘要：一种半导体量子点/量子阱导带内跃迁材料结构，其特征在于，其中包括：一下势垒层，该下势垒层是下述量子阱层的势垒；一量子阱层，该量子阱层位于下势垒层上面，并且该量子阱层的带隙小于上述下势垒层以及下述间隔势垒层的带隙；一间隔势垒层，该间隔势垒层位于量子阱层上面，该间隔势垒层同时作为上述量子阱层和下述量子点层的势垒将量子阱层与量子点层分开；一量子点层，该量子点层位于间隔势垒层上面，在上述间隔势垒层与下述上势垒层共同作用下，在该量子点层内将形成三维量子化的分立能级；一上势垒层，该上势垒层位于量子点层上面，是量子点层的势垒。
半导体量子阱导带内跃迁材料结构

[发明专利]氮化物半导体发光元件及其制造方法-CN202111587978.9在审
发明人：安倍弘喜;山下智也;打田贤司 -专利权人：日亚化学工业株式会社
申请日： 2021-12-23 - 公布日： 2022-06-24 - 主分类号： H01L33/06 文献下载
摘要：多个势垒层中位于第一势阱层之间的至少一个势垒层和多个势垒层中位于第二势阱层之间的至少一个势垒层包含含有n型杂质的第一势垒层、和含有n型杂质浓度比第一势垒层低的n型杂质且位于比第一势垒层靠p侧氮化物半导体层侧的第二势垒层，位于第一势阱层之间的第一势垒层的n型杂质浓度比位于第二势阱层之间的第一势垒层的n型杂质浓度高，多个势垒层中位于第一势阱层之间的势垒层的第一势垒层的n型杂质浓度和第二势垒层的n型杂质浓度之差比多个势垒层中位于第二势阱层之间的势垒层的第一势垒层的n型杂质浓度和第二势垒层的n型杂质浓度之差大。
氮化物半导体发光元件及其制造方法

[发明专利]一种具有复合势垒层的GaN基肖特基势垒二极管-CN201810984729.5在审
发明人：郑雪峰;郝跃;马晓华;白丹丹;吉鹏 -专利权人：西安电子科技大学
申请日： 2018-08-28 - 公布日： 2019-02-15 - 主分类号： H01L29/872 文献下载
摘要：本发明涉及一种具有复合势垒层的GaN基肖特基势垒二极管，包括衬底层，位于所述衬底层上的缓冲层，位于所述缓冲层上的沟道层；位于所述沟道层上的复合势垒层，其中，所述复合势垒层包括第一势垒层、第二势垒层和位于第一势垒层和第二势垒层之间的第三势垒层；位于所述第二势垒层上的阴极；位于所述第一势垒层上的复合阳极；位于所述第一势垒层上的本征GaN帽层。本发明实施例具有复合势垒层的GaN基肖特基势垒二极管在提高器件击穿电压的同时减小了器件的开启电压，缓解了器件击穿电压与开启电压之间的矛盾，改善了器件的击穿特性和可靠性。
势垒层复合势垒肖特基势垒二极管器件击穿电压开启电压衬底层沟道层缓冲层阴极复合阳极击穿特性本征减小帽层缓解矛盾

[发明专利]砷化镓基1.5微米量子阱结构及其外延生长方法-CN200510086639.7无效
发明人：牛智川;倪海桥;韩勤;张石勇;吴东海;赵欢;杨晓红;彭红玲;周志强;熊永华;吴荣汉 -专利权人：中国科学院半导体研究所
申请日： 2005-10-20 - 公布日： 2007-04-25 - 主分类号： H01L33/00 文献下载
摘要：一种砷化镓基1.5微米量子阱结构，该结构为多层结构，其特征在于，包括：一GaAs过渡层；一第一GaAs势垒层，该第一GaAs势垒层制作在GaAs过渡层上；一第一GaNAs势垒层，该第一GaNAs势垒层制作在第一GaAs势垒层上；一GaInNAsSb量子阱层，该GaInNAsSb量子阱层制作在第一GaNAs势垒层上；一第二GaNAs势垒层，该第二GaNAs势垒层制作在GaInNAsSb量子阱层上；一第GaAs势垒层，该第二GaAs势垒层制作在第二GaNAs势垒层上；一GaAs覆盖层，该GaAs覆盖层制作在第二GaAs势垒层上。
砷化镓基 1.5 微米量子结构及其外延生长方法

[发明专利]磁隧道结势垒层及势垒叠层制备方法-CN202111680399.9在审
发明人：高扬;宫俊录 -专利权人：浙江驰拓科技有限公司
申请日： 2021-12-29 - 公布日： 2023-07-11 - 主分类号： H10N50/01 文献下载
摘要：本发明提供一种磁隧道结势垒层制备方法，包括：形成至少一层第一势垒层，其中，每一层第一势垒层的形成包括：采用金属氧化物进行沉积，形成待处理的第一势垒层；将所述待处理的第一势垒层暴露于氧化环境进行氧处理，形成预处理的第一势垒层；对所述预处理的第一势垒层进行热处理，形成第一势垒层。本发明提供的磁隧道结势垒层及势垒叠层制备方法，能够优化势垒层的结晶质量以及改善界面质量。
隧道结势垒层势垒叠层制备方法

[发明专利]p-GaN基增强型HEMT器件-CN201810220253.8有效
发明人：金峻渊;魏进 -专利权人：英诺赛科（珠海）科技有限公司
申请日： 2018-03-16 - 公布日： 2022-04-26 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及一种p‑GaN基增强型HEMT器件，包括：衬底；在所述衬底上的过渡层；在所述过渡层上的沟道层；在所述沟道层上的势垒层；在所述势垒层上的p‑GaN层；以及，在所述势垒层和所述p‑GaN层上的源极、漏极、栅极和介质层；所述势垒层包括势垒层A和势垒层B，所述势垒层A与所述势垒层B交替层叠；所述势垒层A的禁带宽度大于所述势垒层B的禁带宽度。在势垒层较厚的情况下，获得了较大正值的阈值电压，提高了HEMT器件的工作效率。
gan 增强 hemt 器件

[发明专利]肖特基势垒制作方法及肖特基势垒-CN201410758156.6在审
发明人：姜硕;唐冬 -专利权人：中国电子科技集团公司第四十七研究所
申请日： 2014-12-10 - 公布日： 2015-03-04 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种肖特基势垒制作方法，该方法包括如下步骤a.在硅片上形成低势垒金属层；b.在低势垒金属层上形成包覆所述低势垒金属层的电极金属层，形成硅片-低势垒金属-电极金属层结构；c.对所述硅片-低势垒金属-电极金属层结构进行热处理。本发明还公开了一种肖特基势垒。根据本发明的肖特基势垒制作方法和肖特基势垒利用外部的电极金属层对内部的低势垒金属层形成保护，防止低势垒金属层氧化而引起势垒参数不稳定的问题。另外，形成势垒的同时，电极金属层也同时形成，制作肖特基产品时不需要后续进行正面电极金属淀积处理。
肖特基势垒制作方法

[发明专利]一种半导体器件的外延结构及其制备方法、半导体器件-CN202110258496.2在审
发明人：张晖;孔苏苏;李仕强;周文龙;谈科伟;杜小青 -专利权人：苏州能讯高能半导体有限公司
申请日： 2021-03-09 - 公布日： 2022-09-13 - 主分类号： H01L29/778 文献下载
摘要：其中，半导体器件的外延结构包括衬底，以及依次位于衬底一侧的背势垒层、沟道层和势垒层，势垒层与沟道层之间形成有二维电子气，背势垒层包括AlxGa1‑xN背势垒层，或者，背势垒层包括InxGa1‑xN背势垒层。本发明实施例提供的半导体器件的外延结构及其制备方法、半导体器件，通过在沟道层靠近衬底的一侧设置背势垒层，且背势垒层包括AlxGa1‑xN背势垒层或InxGa1‑xN背势垒层，以抬高背势垒层一侧的导带，从而提高了背势垒层一侧的势垒，增加2DEG的限域能力，使得在沟道层和势垒层的界面处形成的高浓度2DEG不易向背势垒层泄露，进而降低背势垒层的漏电，提高半导体器件的击穿电压。
一种半导体器件外延结构及其制备方法

[实用新型]肖特基势垒-CN201420778129.0有效
发明人：姜硕;唐冬 -专利权人：中国电子科技集团公司第四十七研究所
申请日： 2014-12-10 - 公布日： 2015-05-13 - 主分类号： H01L29/47 文献下载
摘要：本实用新型公开了一种肖特基势垒，包括硅片、低势垒金属层及电极金属层，所述低势垒金属层蒸镀在所述硅片上，所述电极金属层蒸镀在所述低势垒金属层上并包覆所述低势垒金属层。根据本实用新型的肖特基势垒利用外部的电极金属层对内部的低势垒金属层形成保护，防止对势垒的热处理过程中低势垒金属层被氧化而引起势垒参数不稳定的问题。形成势垒的同时，电极金属层也同时形成，制作肖特基产品时不需要后续进行正面电极金属淀积的处理。
肖特基势垒

[发明专利]共振隧穿二极管及其制作方法-CN202180094221.8在审
发明人：程凯;刘凯 -专利权人：苏州晶湛半导体有限公司
申请日： 2021-03-05 - 公布日： 2023-10-20 - 主分类号： H01L29/88 文献下载
摘要：本申请提供了一种共振隧穿二极管及其制作方法，共振隧穿二极管包括：第一势垒层，第二势垒层以及位于第一势垒层与第二势垒层之间的势阱层，第一势垒层、第二势垒层以及势阱层的材料为Ⅲ族氮化物，势阱层的材料包含Ga元素；第一势垒层与势阱层之间设置有第一隔离层，和/或第二势垒层与势阱层之间设置有第二隔离层。利用第一隔离层与第二隔离层，阻挡势阱层中的Ga原子向第一势垒层与第二势垒层扩散，保证第一势垒层与第二势垒层的组分均一、防止有效厚度变薄，从而改善器件稳定性及峰谷电流比。
共振二极管及其制作方法

[发明专利]发光器件及其制造方法和发光器件封装-CN201210135243.7有效
发明人：元钟学 -专利权人： LG伊诺特有限公司
申请日： 2012-05-02 - 公布日： 2017-05-31 - 主分类号： H01L33/06 文献下载
摘要：该发光器件包括有源层，该有源层包括多个阱层和多个势垒层。多个势垒层包括第一势垒层，距离第二导电类型半导体层最近，第一势垒层具有第一带隙；第二势垒层，邻近第一势垒层，第二势垒层具有第三带隙；以及至少一个第三势垒层，位于第二势垒层和第一导电类型半导体层之间并具有第一带隙多个阱层包括第一阱层，位于第一势垒层和第二势垒层之间，第一阱层具有第二带隙；以及第二阱层，位于第二势垒层和至少一个第三势垒层之间。第二势垒层设置在第一阱层和第二阱层之间，并且第三带隙比第一带隙窄而比第二带隙宽。本发明的有源层的内部量子效率得以提高。因而，可以改善从有源层发出的光的色彩纯度。
发光器件及其制造方法封装

[发明专利]半导体结构-CN202080102512.2在审
发明人：程凯 -专利权人：苏州晶湛半导体有限公司
申请日： 2020-07-21 - 公布日： 2023-03-21 - 主分类号： H01L29/15 文献下载
摘要：本申请提供一种半导体结构，所述半导体结构包括沟道层和设于所述沟道层上的势垒层，所述势垒层包括层叠设置的多层子势垒层，多层所述子势垒层中至少存在三层所述子势垒层，且多层所述子势垒层中的Al组分配比值沿所述势垒层的生长方向呈至少一次上下波动变化本申请通过设置至少三层的多层子势垒层，多层子势垒层中的Al组分配比值沿所述势垒层的生长方向呈至少一次上下波动变化，而使所述半导体结构形成的能带在势垒层形成一个或者多个量子阱，避免正向漏电。
半导体结构

[实用新型]一种高击穿电压的GaN HEMT元件-CN202121263465.8有效
发明人：李炘 -专利权人：欧跃半导体（西安）有限公司
申请日： 2021-06-07 - 公布日： 2021-11-09 - 主分类号： H01L29/06 文献下载
摘要：本实用新型公开了一种高击穿电压的GaN HEMT元件，包括设置在衬底上的成核层；成核层的上方设有缓冲层，缓冲层的上方设有背部势垒层；背部势垒层上设有经刻蚀形成的背部势垒区，背部势垒区包括多个背部势垒块背部势垒区上方依次设有沟道层和势垒层；势垒层的两端均设有欧姆接触窗口，欧姆接触窗口内设有多层电极；势垒层上还设有栅极金属接触窗口，栅极金属接触窗口内设有栅极肖特基接触；多层电极和栅极肖特基接触之间设有钝化层。本实用新型通过将背部势垒区分割，形成多个背部势垒区，多个背部势垒区通过自发极化产生若干电场峰值，大大提升产品成品率。
一种击穿电压 gan hemt 元件

[发明专利]一种光电探测器及其制备方法-CN202310751771.3在审
发明人：董栩婷;张畅;黄永;包军林;王亦飞;卢灏;解靖飞;常娟雄;陈财;龚子刚;万坤;邵语嫣;陈兴;王东;吴勇 -专利权人：西安电子科技大学芜湖研究院
申请日： 2023-06-25 - 公布日： 2023-09-19 - 主分类号： H01L31/111 文献下载
摘要：本发明公开了一种光电探测器及其制备方法，其中的光电探测器包括：衬底以及依次设置于衬底上的缓冲层和沟道层；势垒层，设置于沟道层上，势垒层包括分别覆盖沟道层上的阴极位置区域和阳极位置区域的第一子势垒层和第二子势垒层，以及位于第一子势垒层和第二子势垒层之间且分别与第一子势垒层和第二子势垒层相连的第三子势垒层和第四子势垒层；第一钝化隔离层，填充于势垒层中的间隙内；阴电极和阳电极，分别设置于第一子势垒层和第二子势垒层上；空穴传输层，设置于阴电极以及第一钝化隔离层上，且空穴传输层与阳电极之间具有隔离间隙；透明导电层，设置于空穴传输层上。
一种光电探测器及其制备方法

[实用新型]一种掺杂的肖特基势垒器件-CN201420442005.5有效
发明人：洪旭峰 -专利权人：上海芯石微电子有限公司
申请日： 2014-08-07 - 公布日： 2015-06-03 - 主分类号： H01L29/872 文献下载
摘要：本实用新型公开了一种掺杂的肖特基势垒器件；该肖特基势垒器件的势垒层是采用了掺杂磷的金属硅化物(P-MSi)作为肖特基势垒层，而传统的肖特基势垒器件的势垒层是无掺杂的金属硅化物(M-Si)作为肖特基势垒层，掺杂磷的金属硅化物势垒层（P-MSi）较传统的无掺杂的金属硅化物(M-Si)势垒层，具有低的势垒高度，因此采用掺杂磷的金属硅化物(P-MSi)作为肖特基势垒层的肖特基器件较传统的肖特基势垒器件，同等面积下
一种掺杂肖特基势垒器件

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条