专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1594270个,建议您升级VIP下载更多相关专利
  • [发明专利]一种调节高K金属栅CMOS器件阈值的方法和CMOS器件-CN201911357653.4在审
  • 程元伟;郑淑云;刘翰林 - 宿州市高智信息科技有限公司
  • 2019-12-25 - 2020-05-08 - H01L27/092
  • 器件阈值的方法和CMOS器件,该方法包括:提供衬底,所述衬底包括NMOS区域和PMOS区域,所述NMOS区域包含第一鳍片和第二鳍片,所述PMOS区域包含第三鳍片和第四鳍片;依次沉积第一、第二阻挡层和第一函数层,第一阻挡层和第二阻挡层所用材料不同,第一函数层材料与第二阻挡层材料不同;去除所述NMOS区域上的第一函数层;在所述NMOS区域上进行处理,去除所述第一鳍片或所述第二鳍片上的所述第二阻挡层;沉积第二函数层、第三函数层,第二函数层和第三函数层所用材料不同;在所述PMOS区域上进行处理,去除所述第三鳍片或所述第四鳍片上的所述第三函数层。
  • 一种调节金属cmos器件阈值方法
  • [发明专利]半导体结构及其制造方法-CN202211091855.0在审
  • 刘洋 - 长鑫存储技术有限公司
  • 2022-09-07 - 2023-05-16 - H01L21/8238
  • 本公开实施例涉及半导体领域,提供一种半导体结构及其制造方法,半导体结构的制造方法包括:提供包括PMOS区和NMOS区的基底,PMOS区和NMOS区的基底上形成有栅介质层;形成保护层;形成第一函数层,第一函数层位于PMOS区的保护层上,第一函数层内具有第一调节离子;形成第二函数层,第二函数层内具有第二调节离子;进行扩散工艺,使第一调节离子扩散至PMOS区的栅介质层内,使第二调节离子扩散至NMOS区的栅介质层内;去除第二函数层以及第一函数层,直至露出保护层;形成第一栅极以及第二栅极,第一栅极位于PMOS区上,第二栅极位于NMOS区上。至少可以解决去除PMOS区和NMOS区的函数层对栅介质层带来的刻蚀损伤的问题。
  • 半导体结构及其制造方法
  • [发明专利]具有HKMG的SRAM-CN201810207615.X有效
  • 陈品翰 - 上海华力集成电路制造有限公司
  • 2018-03-14 - 2020-10-09 - H01L27/11
  • 本发明公开了一种具有HKMG的SRAM,单元结构中包括两个相邻的共用金属栅的第一PMOS管和第二NMOS管,第一PMOS管的HKMG的栅介质层和金属栅之间具有第一和二函数层。第一函数层仅位于第一PMOS管区域中并在侧面形成有第一阻障层。第二函数层叠加在第一函数层的表面并横向延伸到第二NMOS管的形成区域中,且在第一函数层的侧面处两函数层之间隔离有所述第一阻障层。本发明能防止SRAM单元结构的PMOS管的函数层被相邻的共金属栅的NMOS管的函数层的材料和金属栅的金属材料横向渗入,从而能提高SRAM单元结构中的PMOS管的稳定性。
  • 具有hkmgsram
  • [发明专利]晶体管的形成方法-CN201210425644.6有效
  • 洪中山 - 中芯国际集成电路制造(上海)有限公司
  • 2012-10-30 - 2014-05-14 - H01L21/336
  • 包括:提供表面具有介质层的半导体衬底,介质层内具有贯穿其厚度的第一开口,第一开口内具有栅极结构,且栅极结构的表面与介质层表面齐平,栅极结构包括:位于第一开口底部的栅介质层、覆盖栅介质层以及第一开口侧壁的函数层、以及位于函数层表面且填充满第一开口的栅极层,函数层和栅极层的材料为金属;刻蚀函数层,使函数层的顶部表面低于介质层表面;在刻蚀函数层之后,刻蚀栅极层,使栅极层的表面低于介质层表面、且高于函数层表面;在刻蚀栅极层之后,在栅极层和函数层表面形成绝缘层,绝缘层的表面与介质层表面齐平,且绝缘层的材料与介质层的材料不同。
  • 晶体管形成方法
  • [发明专利]半导体结构及其形成方法-CN201910152043.4有效
  • 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2019-02-28 - 2023-06-02 - H01L21/336
  • 一种半导体结构及其形成方法,形成方法包括:提供基底,阱区和漂移区交界处的基底上形成有初始金属栅结构,初始金属栅结构包括初始函数层,初始金属栅结构一侧的阱区内形成有源区,初始金属栅结构另一侧的漂移区内形成有漏区;去除位于漂移区基底上靠近漏区一侧部分宽度的初始金属栅结构,形成开口,剩余初始金属栅结构作为金属栅结构,剩余初始函数层作为函数层;对开口露出的函数层进行离子掺杂处理,当形成NMOS晶体管时,离子掺杂处理用于增大靠近漏区一侧函数层的函数,当形成PMOS晶体管时,离子掺杂处理用于减小靠近漏区一侧函数层的函数;形成填充开口的隔离结构。
  • 半导体结构及其形成方法
  • [发明专利]CMOS晶体管及制作方法、NMOS晶体管及制作方法-CN201110318999.0有效
  • 平延磊;鲍宇 - 中芯国际集成电路制造(上海)有限公司
  • 2011-10-19 - 2013-04-24 - H01L21/8238
  • 所述CMOS晶体管的制作方法包括:提供包括NMOS晶体管区域和PMOS晶体管区域的半导体衬底;在半导体衬底上形成栅介质层;在栅介质层上形成功函数金属层,函数金属层的函数位于PMOS晶体管函数范围;在NMOS晶体管区域对应的函数金属层中进行N型离子注入;在函数金属层上形成多晶硅层;分别刻蚀多晶硅层、函数金属层和栅介质层,形成NMOS晶体管区域对应的栅极结构和PMOS晶体管区域对应的栅极结构。本发明在采用先栅极制作工艺的过程中,可以更稳定准确地控制金属栅极的函数,使得晶体管具有性能稳定的门限电压。
  • cmos晶体管制作方法nmos
  • [发明专利]晶体管的制造方法-CN201110338884.8有效
  • 平延磊;鲍宇 - 中芯国际集成电路制造(上海)有限公司
  • 2011-10-31 - 2013-05-08 - H01L21/336
  • 一种晶体管的制造方法,包括:提供衬底;在衬底上形成高K介质层;在高K介质层上形成具有第一函数的帽层;在帽层上形成具有第二函数的金属材料;通过热退火使所述金属材料向所述帽层扩散,形成功函数金属层;在函数金属层上形成金属电极层本发明通过热退火使所述金属材料向所述帽层扩散,形成功函数金属层,可以通过调节金属材料和帽层的厚度,或者通过调节热退火的工艺条件,获得函数可调节的函数金属层。
  • 晶体管制造方法
  • [发明专利]半导体器件的形成方法-CN201310092799.7在审
  • 何永根;陈勇 - 中芯国际集成电路制造(上海)有限公司
  • 2013-03-21 - 2014-09-24 - H01L21/28
  • ,第一有源区和第二有源区的类型相反;在衬底上形成高K介质层、位于高K介质层上的导电层,将位于第一有源区的导电层定义为第一导电层,位于第二有源区的导电层定义为第二导电层;对第一导电层和/或第二导电层进行函数调整;进行函数调整后,图形化第一导电层、第二导电层和高K介质层,形成位于第一有源区的第一栅极及位于第一栅极下的第一高K栅介质层,位于第二有源区的第二栅极及位于第二栅极下的第二高K栅介质层。本发明通过对第一导电层和/或第二导电层进行函数调整,不使用刻蚀工艺,不会损伤高K介质层。
  • 半导体器件形成方法
  • [发明专利]半导体器件及其制造方法-CN201310388783.0在审
  • 金柱然;前田茂伸;金峰奭 - 三星电子株式会社
  • 2013-08-30 - 2014-03-26 - H01L27/092
  • 一种半导体器件,包括:半导体基板,包括第一区和第二区;分别在第一区和第二区上的第一晶体管和第二晶体管,其中第一晶体管包括第一栅绝缘层图案,第二晶体管包括第二栅绝缘层图案,第一晶体管和第二晶体管两者都包括函数调整膜图案和栅金属图案,其中第一晶体管的函数调整膜图案包括与第二晶体管的函数调整膜图案相同的材料,第一晶体管的栅金属图案包括与第二晶体管的栅金属图案相同的材料,包含在第一栅绝缘层图案中用于调节第一晶体管的阈值电压的金属的浓度不同于包含在第二栅绝缘层图案中用于调节第二晶体管的阈值电压的金属的浓度
  • 半导体器件及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top