[发明专利]雷达数据乒乓处理方法、系统、计算机设备及存储介质有效
| 申请号： | 202210776297.5 | 申请日： | 2022-07-04 |
| 公开（公告）号： | CN114816320B | 公开（公告）日： | 2022-10-18 |
| 发明（设计）人： | 刘鹏;裴泽徐;周斌;方广有 | 申请（专利权）人： | 广东大湾区空天信息研究院 |
| 主分类号： | G06F5/16 | 分类号： | G06F5/16;G06F9/50;G06F9/54;G01S7/02 |
| 代理公司： | 广州市华学知识产权代理有限公司 44245 | 代理人： | 李君 |
| 地址： | 510535 广东省广州*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种雷达数据乒乓处理方法、系统、计算机设备及存储介质，所述方法包括：通过ZYNQ的PL端，采集第一数据，所述第一数据为多帧雷达数据；通过ZYNQ的PL端，对第一数据进行预处理，得到第二数据；根据乒乓操作的处理方式，将第二数据从ZYNQ的PL端传输至ZYNQ的PS端进行处理，利用共享外设接口输出处理后的第二数据。本发明在ZYNQ中使用多核非对称的架构，并利用数据的乒乓操作的处理方式，充分发挥CPU0和CPU1的数据协同处理能力，减少每帧数据之间的等待时间，可以提高数据的处理能力和增强数据的实时性。 | ||
| 搜索关键词： | 雷达 数据 乒乓 处理 方法 系统 计算机 设备 存储 介质 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东大湾区空天信息研究院，未经广东大湾区空天信息研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210776297.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 数据读写方法、装置以及环形队列-201810525547.1
- 李昭早 - 深圳市道通智能航空技术股份有限公司
- 2018-05-28 - 2023-07-04 - G06F5/16
- 本发明提供一种数据读写方法、装置以及环形队列，该方法，包括：从环形队列的队列头中获取写指针的偏移位置；根据所述写指针的偏移位置确定读指针的偏移位置；根据所述读指针的偏移位置，从所述环形队列中读取数据。实现了共享内存的单输入多输出，使得多个读线程可以并行从环形队列中读取数据，从而有效提高了数据的读写效率，降低内存的消耗。
- 一种多功能闸门开度表-202211684103.5
- 王汉兵;周金波;杨艳娟;徐传仁 - 武汉静磁栅机电制造有限公司
- 2022-12-27 - 2023-04-25 - G06F5/16
- 本发明公开了一种多功能闸门开度表。它采用FPGA+ARM系统架构，FPGA系统处理外部高速SSI信号通讯，ARM系统处理人机组态与外设输出控制；FPGA系统包括PLL模块、USR发送模块、信号监听模块、信号检测模块、输入配置模块和输出状态继电器模块；ARM系统包括USR接收模块、键盘输入模块、LCD显示模块、继电器输出模块和输出配置模块等；信号监听模块用于FPGA系统对PLC与闸门开度仪之间的SSI通讯进行监听；所述信号检测模块用于FPGA系统对闸门开度仪直接SSI高速通讯。本发明具有能监听和检测两路闸门开度仪的状态，能实现对SSI信号接口最高可达2MHz工作频率的高速监听与检测的优点。
- 雷达数据乒乓处理方法、系统、计算机设备及存储介质-202210776297.5
- 刘鹏;裴泽徐;周斌;方广有 - 广东大湾区空天信息研究院
- 2022-07-04 - 2022-10-18 - G06F5/16
- 本发明公开了一种雷达数据乒乓处理方法、系统、计算机设备及存储介质，所述方法包括：通过ZYNQ的PL端，采集第一数据，所述第一数据为多帧雷达数据；通过ZYNQ的PL端，对第一数据进行预处理，得到第二数据；根据乒乓操作的处理方式，将第二数据从ZYNQ的PL端传输至ZYNQ的PS端进行处理，利用共享外设接口输出处理后的第二数据。本发明在ZYNQ中使用多核非对称的架构，并利用数据的乒乓操作的处理方式，充分发挥CPU0和CPU1的数据协同处理能力，减少每帧数据之间的等待时间，可以提高数据的处理能力和增强数据的实时性。
- 一种FIFO装置和数据处理系统-202210067858.4
- 吴志伟;谭永亮;浦香君;梅明 - 深圳云豹智能有限公司
- 2022-01-20 - 2022-04-19 - G06F5/16
- 本申请提供一种FIFO装置和数据处理系统，该FIFO装置包括：第一读地址输入端、第三读地址输入端、第一FIFO模块、第二FIFO模块及第一同步模块，第一读地址输入端用于输入第一读地址信号，第三读地址输入端用于输入第三读地址信号，输入第一FIFO模块的读时钟信号与输入第二FIFO模块的读时钟信号存在时钟漂移，当FIFO装置工作在第一模式时，通过将第一FIFO模块的读地址信号和空标记信号共享给第二FIFO模块，使得两个FIFO模块输出的数据同步。该FIFO装置实现了FIFO模块输出数据同步，极大的减少了后端连线，且两个FIFO模块的宽度和深度都不需要改变，FIFO资源利用更加充分灵活。
- 一种CoaXPress接口数据和Cameralink接口数据互相转换的方法-202111358045.2
- 张旭旭;段文博;石凯;李磊;郭城;王怡恬;周新妮;稽婷 - 西安应用光学研究所
- 2021-11-16 - 2022-01-28 - G06F5/16
- 本发明属于高速数据传输技术领域，具体涉及一种CoaXPress接口数据和Cameralink接口数据互相转换的方法。所述方法包括以下步骤：步骤1：上位机软件通过RS232对转换的工作模式进行配置；步骤2：Cameralink接口数据转为CoaXPress接口数据；步骤3：CoaXPress接口数据转为Cameralink接口数据。该方法通过上位机配置工作模式，由FPGA实现不同接口时序之间的逻辑控制，可实现CoaXPress接口的输入设备和Cameralink接口的输出设备之间的不同速率的数据转换，或者实现Cameralink接口的输入设备和CoaXPress接口的输出设备之间不同速率的数据转换，达到两种接口之间的互连互通。
- 一种用于卷积神经网络的内存计算eDRAM加速器-202111169936.3
- 张宏图;束宇豪;哈亚军 - 上海科技大学
- 2021-10-08 - 2022-01-18 - G06F5/16
- 本发明提供了一种用于卷积神经网络的内存计算eDRAM加速器，其特征在于，包括四个P2ARAM块，每个P2ARAM块包括由64x16个5T1C乒乓eDRAM位单元组成的5T1C乒乓eDRAM位单元阵列，在每个P2ARAM块中，由64X2个数字时间转换器从行方向将4比特激活值转换成不同的脉冲宽度，并输入到5T1C乒乓eDRAM位单元阵列中进行计算；而在5T1C乒乓eDRAM位单元阵列的列方向共得到16X2个卷积结果输出。本发明提出的卷积神经加速器使用了：5T1C乒乓eDRAM位单元并行多比特存储和卷积；在不额外增加面积开销的情况下，将累积位线的输入采样电容分摊到CDAC阵列的符号‑数值SAR ADC单元，提出了S2M‑ADC方案。通过这种方式，本发明公开的基于eDRAM的存内计算神经网络加速器达到峰值计算密度为59.1TOPS/mm
- 多路异步信息的传输控制装置及方法-201710831338.5
- 姚春赫;秦琦;吴南健 - 中国科学院半导体研究所
- 2017-09-14 - 2021-02-12 - G06F5/16
- 一种多路异步信息的传输控制装置，包括：数据整合器，与内存模块和处理器接口连接，包括至少两个乒乓操作模块，该数据整合器用于接收外界输出的多路异步信息并进行整合，得到一路整合信息，异步信息包括异步数据和异步控制信号，整合信息包括整合数据和同步控制信号；内存模块，用于根据同步控制信号，读和/或写整合数据；处理器接口，与数据整合器、内存模块和外界的处理器相连，用于获取数据整合器输出的整合信息以及获取内存模块中已写入的整合数据。本发明还提供了一种对应的方法。本发明适用于流水线式算法，实现异步信息的无缝缓冲和处理，还可以节省缓冲空间，达到低速模块处理高速数据流的效果。
- 推进式链接的列表吞吐量-201480060526.7
- 马沙;菲利斯·博纳帝;菲利普·陈 - 思科技术公司
- 2014-10-31 - 2019-05-31 - G06F5/16
- 多个小列表用作单一主链接的列表来按照先进先出(FIFO)顺序管理跨存储器的一个或多个存储体的数据分组，同时允许每周期执行多个压入和/或弹出功能。每个小列表可以是跟踪指针的链接的列表，并且被存储在不同存储体中。节点可以包括到数据分组的指针、到小列表中的下一节点的指针、以及标识包含主链接的列表中的下一节点的小列表的下一小列表标识符。可在缓存中维护每个小列表的头部和尾部，以及分别跟踪主链接的列表的头部和尾部的标识符。随着指针被压入主链接的列表和被从主链接的列表弹出，各个小列表被相应地更新以维持主链接的列表的顺序。
- 基于排名的工作保持调度器-201480060528.6
- 马沙;菲利普·陈 - 思科技术公司
- 2014-10-31 - 2019-05-28 - G06F5/16
- 可基于排名系统实现工作保持调度器，以提供时间戳的可扩展性同时避免与传统时间戳实现方式相关联的快速搜索。每个队列可被分配最初被设置为零的时间戳。每次来自队列的数据分组被处理时，该队列的时间戳可被增大。为向不同队列提供变化的权重，可以变化的速率来增大队列的时间戳。可基于根据与每个队列相关联的时间戳确定的队列的等级排名顺序来从队列处理数据分组。为提高确定排名的速度，可根据定义时间戳的位的子集而不是整个位集来计算排名。
- 低等待时间先进先出（FIFO）缓存-201711367942.3
- E·沙姆斯凯;J·库什尼尔 - 马维尔以色列(M.I.S.L.)有限公司
- 2011-08-12 - 2018-05-01 - G06F5/16
- 本申请涉及低等待时间先进先出(FIFO)缓存，具体地，提供了用于先进先出缓存的系统和方法。缓存包括配置用于存储从缓存输入接收的数据的第一子缓存，以及第二子缓存。所述第二子缓存被配置用于存储从所述缓存输入或第一子缓存接收的数据，并且以与在所述缓存输入处接收数据相同的顺序，将数据输出到缓存输出。缓存控制逻辑被配置用于选择性地从所述缓存输入或第一子缓存将数据路由到所述第二子缓存，使得在所述缓存输入处接收的数据可以按先进先出方式从所述第二子缓存输出。
- 图像旋转控制方法及装置-201210126351.8
- 黄骏;肖潇 - 华为技术有限公司
- 2012-04-26 - 2013-10-30 - G06F5/16
- 本发明实施例公开了一种图像旋转控制方法及装置，所述方法包括：按照旋转角度从第一缓存中读取第一图像的图像块，所述第一图像具有第一图像格式；将读取到的图像块写入预设的第二缓存；按照第二图像格式从所述第二缓存中读取图像数据，获得旋转后的第二图像。本发明实施例在对图像进行旋转控制的过程中，仅需要对第一缓存进行一次读操作就可以将第一图像格式的图像数据旋转生成第二图像格式的图像数据，因此与现有技术相比，该旋转控制过程减少了对终端内系统带宽的占用，在终端带宽有限的情况下，可以使其它功能模块获得有效带宽，同时也无需为增加系统带宽而浪费系统功耗。
- 基于SSD的大容量缓存中的LRU策略实现方法-201310097306.9
- 肖侬;卢宇彤;陈志广;周恩强;刘芳;所光;谢旻;董勇;张伟 - 中国人民解放军国防科学技术大学
- 2013-03-25 - 2013-06-12 - G06F5/16
- 本发明公开了一种基于SSD的大容量缓存中的LRU策略实现方法，该方法将上层应用读写请求的逻辑地址组织成FIFO队列，两个计数型布隆选择器分别用于记录FIFO队列中只访问过一次和访问过多次的逻辑地址，FIFO队列和两个计数型布隆选择器能够准确地模拟LRU队列的行为。FIFO队列保存在SSD上，不占用内存空间。两个计数型布隆选择器保存在内存中，但占用内存空间很小。本发明以很低的内存开销实现了LRU队列的功能，具有实现简单、操作快捷、存储占用空间低、内存开销低的优点。
- 低等待时间先进先出(FIFO)缓存-201180046023.0
- E·沙姆斯凯;J·库什尼尔 - 马维尔以色列(M.I.S.L.)有限公司
- 2011-08-12 - 2013-05-22 - G06F5/16
- 提供了用于先进先出缓存的系统和方法。缓存包括配置用于存储从缓存输入接收的数据的第一子缓存，以及第二子缓存。所述第二子缓存被配置用于存储从所述缓存输入或第一子缓存接收的数据，并且以与在所述缓存输入处接收数据相同的顺序，将数据输出到缓存输出。缓存控制逻辑被配置用于选择性地从所述缓存输入或第一子缓存将数据路由到所述第二子缓存，使得在所述缓存输入处接收的数据可以按先进先出方式从所述第二子缓存输出。
- 一种FIFO存储器和存储控制装置-201110081663.7
- 陈传著;张庆 - 珠海全志科技股份有限公司
- 2011-04-01 - 2012-10-17 - G06F5/16
- 本发明公开了一种FIFO存储控制装置，包括：写分流控制器、两个读写控制器、和读合流控制器。本发明还公开了一种FIFO存储器，包括：FIFO存储控制装置和至少两片SRAM。本发明的有益效果在于采用以单口SRAM作为存储单元实现全速FIFO存储器，达到在使用单口SRAM时能够使FIFO存储器全速工作，使得同样的深度、同样功能的单口SRAM实现全速FIFO存储功能，有效地减小了全速FIFO存储器面积，使得单口SRAM能够应用在全速FIFO存储器中，从而能够降低大规模集成电路的面积和规模，实用性强，也由于将单口SRAM应用在全速FIFO存储器，降低FIFO存储器成本。
- 双端口RAM读取数据后更新数据的方法及系统-201110027241.1
- 徐心明;刘伟达;王红旗 - 中兴通讯股份有限公司
- 2011-01-25 - 2012-07-25 - G06F5/16
- 本发明公开了一种双端口RAM读取数据后更新数据的方法，在未触发先进先出(FIFO)缓存源端的写使能信号时，使用FIFO缓存源端为即将写入双端口随机存储器(RAM)的写地址信号和写数据信号做缓存准备；在未触发FIFO缓存目的端的写使能信号时，使用FIFO缓存目的端为即将读出双端口RAM的读地址信号和读数据信号做缓存准备；利用FIFO缓存源端的空标志信号和FIFO缓存目的端的空标志信号构造片选信号，将FIFO缓存源端和FIFO缓存目的端中的数据分时写入双端口RAM。本发明还公开了一种双端口RAM读取数据后更新数据的系统，采用本发明的方法及系统，能满足双端口RAM读取数据后的数据更新需求。
- 信号保序方法和装置-201180001916.3
- 范纯磊;陈卓;屈仁杰 - 华为技术有限公司
- 2011-09-15 - 2012-03-21 - G06F5/16
- 本发明实施例涉及信号保序方法和装置。当第一FIFO存储器写入来自对应的第一上游设备的请求信号的数据时，在相同时钟周期，向第二上游设备对应的第二FIFO存储器写入无效数据，从第一FIFO存储器读取请求信号的数据并从第二FIFO存储器读取无效数据，丢弃无效数据，向下游设备输送请求信号的数据。采用本发明实施例的信号保序方法和装置，在实现信号保序的同时减小了存在保序要求的各个设备之间的耦合程度。
- 一种超声诊断设备中数据传输的处理方法-201110090561.1
- 傅勇 - 深圳市蓝韵实业有限公司
- 2011-04-12 - 2011-11-23 - G06F5/16
- 本发明公开一种超声诊断设备中数据传输的处理方法，其包括步骤：将数据缓存区划分为若干个子缓存区，将所述若干个子缓存区封装为一个FIFO存储器；以扫描线为单位、按照扫描顺序将各个扫描线对应获取的各个数据单元存储至所述子缓存区；当一个子缓存区中存储的数据单元的数量达到预设值时或者等待时间达到预设值时，启动一次传输，将该子缓存区中存储的数据单元打包成数据包进行上传，同时将来自前段扫描设备的数据单元缓存入下一个子缓存区。本发明处理方法简单可靠，实现容易，有利于提高超声诊断系统的稳定性和可靠性。
- 高分辨率多抽头面阵CCD输出图像数据实时合成的方法-201110095548.5
- 余达;武星星;王国良;刘金国;郭永飞 - 中国科学院长春光学精密机械与物理研究所
- 2011-04-15 - 2011-09-14 - G06F5/16
- 高分辨率多抽头面阵CCD输出图像数据实时合成的方法，涉及图像数据合成的方法，它解决了现有SDRAM中一行数据的读写操作需由多次突发操作、多次判断是否进行刷新操作并进行存储器激活和预冲操作的问题，其方法为：将CCD多抽头输出的图像数据分为四组送入乒乓结构的双口RAM中进行数据整合；将左上和左下的乒乓结构的双口RAM中的数据写入乒乓结构的左SDRAM存储器，将右上和右下的乒乓结构的双口RAM中的数据写入乒乓结构的右SDRAM存储器；从乒乓结构的左SDRAM存储器和右SDRAM存储器中读出图像数据，分别送入异步FIFO左和异步FIFO右后输出图像数据；本发明采用不同的刷新方法；提高了读写操作效率。
- 用于试验服务器应用程序性能的网格计算系统-200680045807.0
- 金桂宽 - 格丽顿株式会社
- 2006-11-28 - 2008-12-10 - G06F5/16
- 本发明涉及一种由安装有应用程序的应用服务器；安装有测定性能程序，并产生应用服务器的性能测定数据的至少两个用户客户端，所述应用服务器的性能测定数据是向所述应用程序施加载有情节的负荷，并根据所述负荷而产生的；向所述用户客户端分配测定性能程序，传送负荷命令，收集并分析所述至少用户客户端产生的性能测定数据的测定性能服务器构成的用于试验服务器应用程序性能的网格计算系统。本发明是以产生可预料的实际用户的请求来测定性能的，它可以在应用程序开发阶段作为计算系统的内存和测试执行逻辑的工具来使用，也可以事先预防安装系统后执行的过程中产生问题，以此减少执行错误的发生，进而节约费用。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
