[发明专利]一种电路优化方法、装置、电子设备和可读存储介质有效
| 申请号： | 202110698714.4 | 申请日： | 2021-06-23 |
| 公开（公告）号： | CN113343622B | 公开（公告）日： | 2023-06-13 |
| 发明（设计）人： | 南海卿;张晓强;张冠群 | 申请（专利权）人： | 海光信息技术股份有限公司 |
| 主分类号： | G06F30/337 | 分类号： | G06F30/337;G06F30/3315;G06F119/04;G06F113/18 |
| 代理公司： | 北京市广友专利事务所有限责任公司 11237 | 代理人： | 张仲波 |
| 地址： | 300000 天津市滨海新区天津华苑*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请的实施例公开了一种电路优化方法、装置、电子设备和可读存储介质，涉及芯片设计技术领域，为便于降低芯片的成本而发明。所述电路优化方法，包括：在老龄化时序违例的电路中，确定待替换器件；基于所述待替换器件的第一参数，确定第一候选器件集合；其中，所述第一参数为与延时相关的参数，所述第一候选器件集合中的各候选器件的功能与所述待替换器件的功能相同，且所述各候选器件的第一参数的参数值与所述待替换器件的第一参数的参数值相同；基于所述各候选器件的老龄化延时信息和所述待替换器件的非老龄化延时信息，在所述各候选器件中确定替换器件；使用所述替换器件替换所述待替换器件。本申请适用于芯片设计。 | ||
| 搜索关键词： | 一种 电路 优化 方法 装置 电子设备 可读 存储 介质 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海光信息技术股份有限公司，未经海光信息技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110698714.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 基于改进粒子群算法的数字组合逻辑电路优化设计方法-202310963798.9
- 曾红丽;王瑞祥;郭艳东;颜晓红 - 南京邮电大学
- 2023-08-02 - 2023-10-27 - G06F30/337
- 本发明提供一种基于改进粒子群算法的数字组合逻辑电路优化设计方法，该设计方法包括初始化步骤、能量值计算步骤和迭代更新步骤，初始化步骤采用均匀分布随机函数和电路矩阵编码规则对粒子进行初始化，能量值计算步骤对完成初始化或迭代更新后的粒子进行能量值计算，迭代更新步骤对能量值计算完成后的粒子进行速度矩阵、位置矩阵的迭代更新，并选出种群最优粒子位置等变量；重复上述步骤直到最大迭代次数或找到能量函数的最优解；本发明采用的改进粒子群优化算法，可以高效地获得门级数量最少且满足功能要求的数字组合逻辑电路。
- 一种数字芯片及其生成方法-202210332104.7
- 于亮亮;任春林;李鹏举;黄俊林 - 华为技术有限公司
- 2022-03-31 - 2023-10-24 - G06F30/337
- 本申请实施例公开了一种数字芯片及其生成方法，涉及芯片领域，能够采用较少的向量检测出数字芯片中较多的Fault，降低测试成本，节省测试时间。具体方案为：数字芯片外部设置有第一管脚，数字芯片内部包括第一门控时钟电路、第一逻辑电路，以及第一观测电路，第一门控时钟电路的使能端耦合至第一观测电路，第一门控时钟电路的输出端耦合至第一逻辑电路的时钟输入端，第一观测电路用于采集第一门控时钟电路的使能端的信号，并将第一门控时钟电路的使能端的信号提供给第一管脚。
- 用于集成电路的超低失效率上界估计方法、装置及介质-202310911877.5
- 潘仲豪 - 上海超捷芯软科技有限公司
- 2023-07-24 - 2023-10-20 - G06F30/337
- 本发明的实施方式提供了一种用于集成电路的超低失效率上界估计方法、装置及介质。该方法包括：确定压扩因子集合以及压扩因子对应的采样点总数量；根据所述压扩因子集合和所述采样点总数量集合，基于仿真确定失效样本数量集合；其中，所述失效样本数量集合中包含多个失效样本数量，且所述失效样本数量集合中的失效样本数量与压扩因子集合中的压扩因子一一对应；根据所述失效样本数量集合，确定所述压扩因子集合中各个压扩因子分别对应的压扩区间；根据所述压扩因子集合以及各个压扩因子分别对应的压扩区间，通过线性规划得到所述待估计集成电路的实际失效率的实际上界。本发明提升了集成电路失效率上界确定的精确度。
- 用于优化数字逻辑电路的方法、计算机设备及存储介质-202311147763.4
- 邢自然 - 芯行纪科技有限公司
- 2023-09-07 - 2023-10-20 - G06F30/337
- 本申请提供一种用于优化数字逻辑电路的方法、计算机设备及存储介质，通过将数字逻辑电路转换为布尔逻辑网络，并将布尔逻辑网络转换为约束冲突图，基于该约束冲突图得到用于优化数字逻辑电路的第一独立集，以达到在全局层面下高效求解约束下的资源优化的目的，从而使得EDA工具可以在较短的运行时间内优化电路。
- 一种时序性能调整方法及装置-202310843149.5
- 李玉洁;刘洋;蔡刚;魏育成 - 中科亿海微电子科技（苏州）有限公司
- 2023-07-11 - 2023-10-20 - G06F30/337
- 本发明提供一种时序性能调整方法，包括：预定义优化次数阈值和关键路径延时预期值；对当前电路进行时序分析并返回关键路径延时信息；基于所述关键路径延时信息和当前优化次数判断所述当前电路是否满足所述优化次数阈值或关键路径延时预期值，若满足，则对所述当前电路进行优化后的编译操作，若不满足，则执行时序优化操作，得到本次优化后的电路，判断其时序性能是否提升。通过定义优化次数阈值，防止优化死循环，如果一直无法满足电路时序要求，无法退出，和关键路径延时预期值有效防止过度优化，提高整体电路布局效率；提高布局优化效果和提高布局优化效率，提高电路的性能。本发明提供的装置具有相应优势。
- 一种现场可编程逻辑门阵列电路的优化方法、装置及设备-202310717561.2
- 赵楠;宋英利;袁维超 - 核工业理化工程研究院
- 2023-06-16 - 2023-10-13 - G06F30/337
- 本发明提供一种现场可编程逻辑门阵列电路的优化方法、装置及设备，方法包括：获取寄存器传输级描述文件，将所述寄存器传输级描述文件转换为初始现场可编程逻辑门阵列电路；根据初始现场可编程逻辑门阵列电路中的目标节点，构造所述目标节点的逻辑关系有向图；根据所述逻辑关系有向图，确定所述初始现场可编程逻辑门阵列电路中的可优化节点和不可优化节点；对所述初始现场可编程逻辑门阵列电路中的可优化节点进行优化，得到优化后的现场可编程逻辑门阵列电路。本发明的方案，能够对现场可编程逻辑门阵列电路进行优化，能够降低电路延迟，提高时序，提升电路的运行速度。
- 一种自动生成环形振荡器版图的方法-202310845261.2
- 曾祥芮;杨璐丹;潘伟伟 - 杭州广立微电子股份有限公司
- 2023-07-11 - 2023-10-13 - G06F30/337
- 本发明提供一种自动生成环形振荡器版图的方法，包括：布局规划和基本单元级间输入输出端口连线；所述基本单元包括与非门和反相器；其中布局规划的方法包括：获取预设的多种单元尺寸；计算得到所述多种单元尺寸分别在相互正交的两个方向上的最大公约数；计算得到所述基本单元在所述所占区域的第一坐标，并存储所述第一坐标；基于所述第一坐标和所述基本单元的级数完成所述基本单元的摆放。避免了较为复杂繁琐的软件全流程设计，绕线结果可控性更好；提升了环形振荡器版图设计效率，能大幅缩短设计时间，可重用性高。
- 一种基于演化策略的近似电路逻辑综合优化方法-201710996146.X
- 陶砚蕴;王沁宇;姜鑫;张立军 - 苏州大学
- 2017-10-23 - 2023-10-13 - G06F30/337
- 本发明公开了一种基于演化策略的近似电路逻辑综合优化方法，可以对电路面积和功耗以及逻辑功能比例三个参数同时优化，找出电路逻辑功能和面积/功耗之间的最大交替损益；本发明的基于演化的优化方法具有解决非线性问题的能力，在较大的搜索空间内，找到近似最优的解。
- 一种基于设计空间激励分配的翼型升阻比优化方法及系统-202311033162.0
- 梅立泉;海春龙 - 西安交通大学
- 2023-08-16 - 2023-10-10 - G06F30/337
- 本发明提供一种基于设计空间激励分配的翼型升阻比优化方法及系统，方法包括：对需要优化的翼型外形进行参数化，并获取翼型优化问题的描述形式；选取翼型设计空间中的样本点，并对其所描述的翼型进行计算获取升阻比，建立初步的设计变量到目标变量的全局径向基插值模型和局部径向基插值模型；使用教与学优化方法和社会学系粒子群方法进行优化；使用设计空间激励分配策略驱动两个优化器协调工作，产生设计空间中的预选群体；使用复预选策略更新预选群体，进行计算后补充样本，并更新模型，直至达到收敛条件后结束优化，通过对可表示翼型外形的设计参数空间的探索和开发来确定翼型设计参数，节省仿真评估次数，在降低计算成本的同时保证优化质量。
- 功耗分析方法、装置、电子设备及存储介质-202310826517.5
- 陈普凡;蔡泽鉴;唐辉艳 - 平头哥（上海）半导体技术有限公司
- 2023-07-06 - 2023-10-03 - G06F30/337
- 本申请实施例提供了一种功耗分析方法、装置、电子设备及存储介质，该功耗分析方法包括：根据待分析芯片的门级网表和波形信息，获得翻转信息，其中，波形信息用于指示待分析芯片中晶体管的运行状态，翻转信息用于指示基于波形信息待分析芯片中发生翻转的晶体管；根据门级网表和翻转信息，从待分析芯片包括的时序路径中确定关键时序路径，其中，关键时序路径包括的至少部分晶体管基于波形信息发生过翻转；生成包括关键时序路径的功耗分析结果。基于本方案提供的功耗分析结果可以更有针对性的对待分析芯片的架构设计进行优化，以提高基于功耗分析结果对待分析芯片进行优化的效率。
- 用于设计电路的方法、装置、设备、介质以及程序产品-202210272815.X
- 李钘;严红理;陈磊;袁明轩;万玉鹏 - 华为技术有限公司
- 2022-03-18 - 2023-09-22 - G06F30/337
- 本公开的各实施例涉及用于设计电路的方法、装置、设备、介质以及程序产品。一种用于设计电路的方法包括：通过考虑与多个电路评估指标相关联的多个电路特征以及这些电路评估指标的优先级来将电路描述文件中的电路元素表示划分成大小相对均衡的多个集合，并且基于所获得的多个集合来执行并行逻辑综合。以此方式，可以实现兼顾逻辑综合的效率和质量。
- 一种电路时序修复的方法、计算机设备、存储介质-202310791067.0
- 葛观明;欧昭聪;潘成超 - 声龙（新加坡）私人有限公司
- 2023-06-29 - 2023-09-19 - G06F30/337
- 本公开实施例提供了一种电路时序修复的方法、计算机设备、存储介质，所述电路时序修复的方法，用于对芯片进行时序修复，所述方法包括：在建立时间的约束环境下对路径进行静态时序分析，得到静态时序分析的第一分析结果，判断所述第一分析结果中的最差负时序裕量的路径的逻辑级数是否超过第一阈值且无修复余量，如果是，则更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树，如果不是，则在当前建立时间的约束环境下进行时序修复，当修复完成后，判断修复结果如果不满足预设要求，则更换环境为保持时间的约束环境，并在所述保持时间的约束环境下重新生成时钟树。
- 一种高速算法接口电路结构及其控制方法-202011317256.7
- 何宁宁;刘戬 - 北京中电华大电子设计有限责任公司
- 2020-11-23 - 2023-09-08 - G06F30/337
- 本发明涉及一种高速算法接口电路结构及其控制方法，其包括：输入数据帧解析模块、输入控制流缓冲模块、输入数据流缓冲模块、算法模块和输出缓冲模块；输入数据帧解析模块对信号A进行帧结构解析，脱去数据安全防护，生成控制流信号B和数据流信号D；输入控制流缓冲模块和输入数据流缓冲模块分别暂存控制流信号B和数据流信号D，并根据先入先出原则分别弹出信号C和信号E；算法模块根据信号C和信号E启动运算，得到运算结果信号F；输出缓冲模块暂存信号F，并根据先入先出原则弹出信号G。本发明分别设置控制流和数据流缓冲，可灵活配置控制流与数据流信号，适用于具有高速算法吞吐率和算法运算配置实时改变需求的应用场景。
- 一种车规ASIL-D芯片的动态电压调整方法-202310607287.3
- 骆贞平;梅文超 - 无锡摩芯半导体有限公司
- 2023-05-26 - 2023-08-29 - G06F30/337
- 本发明提供一种车规ASIL‑D芯片的动态电压调整方法，包括以下流程：将芯片上电启动完成后，可以配置各MONengine的工作频率，MONengine的工作频率要高于周围模块的工作频率；RCORE通过uart连接各模块通信，发送广播命令，配置各MONengine开始运算，运算完成后，其结果通过uart给CKengine，CKengine校验各MONengine计算结果是否正确，并根据校验结果配置DCDC进行减低或者升高电压。该调整方法中，根据芯片升温后载流子活性提高，可适当减低电压原理，电路也可以正常工作的原理，较传统电压调整的方法可以调节的电压更低，从而达到更低功耗，其配置过程简单，无需收集数据后再配置，可根据芯片的工作状态实时配置。
- 一种面向异构加速卡的多功能DMA设计方法及系统-202310657333.0
- 朱兴洪;陈品良;张振荣 - 广西大学
- 2023-06-05 - 2023-08-22 - G06F30/337
- 本发明公开了一种面向异构加速卡的多功能DMA设计方法及系统包括，在DMA逻辑结构上采用自顶向下的方式进行优化布局，数据通信接口采用统一的AXI标准接口兼容，并对DMA控制器功能进行模块化设计；本发明通过Block design的开发设计，只需要简单互联就完成了整个DMA控制器的系统结构；摒弃了传统通过RTL代码手动连接的方式，有助于设计结构的优化布局，保证了数字系统的稳定性、可靠性和可移植性；同时，模块内部寄存器配置统一采用BRAM接口，采用BRAM接口简化了总线操作，减少了互联资源消耗；此外，BRAM接口还能直接与RAM连接，实现主机直接进行整块数据访问；通过AXI4接口从DDR4中将数据读出，既减少了FPGA采用RAM做缓存的资源消耗，同时还能降低了FPGA的功耗。
- 多输出Reed-Muller逻辑电路功耗优化方法-202310442423.8
- 何振学;何俊才;周宇豪;赵晓君;曹新龙;潘家义;张梦雨 - 河北农业大学
- 2023-04-23 - 2023-08-15 - G06F30/337
- 本发明提供的一种多输出Reed‑Muller逻辑电路功耗优化方法，属于MPRM逻辑电路面积优化领域。包括以下步骤：读取Boolean逻辑电路，将读取的数据存放在两棵二叉树中；对相关参数进行初始化；通过随机函数初始化种群，多输出MPRM逻辑电路的极性的三进制形式被编码成三进制鲸鱼个体的位置；基于功耗模型计算种群中的每个个体的适应度值，并确定最小的功耗；执行双种群策略；执行变异策略；得到种群中的每个个体的多输出MPRM逻辑表达式，并通过功耗模型计算每个个体的功耗，并更新最小功耗；满足算法的终止条件时输出最小功耗，否则按顺序依次执行后四个步骤直至满足终止条件。本发明的技术方案具有较快的收敛速度、较强的跳出局部最优解的能力、提升了算法的优化效率。
- 基于XNOR/OR的FPRM逻辑电路面积优化方法-202310440646.0
- 何振学;周宇豪;赵晓君;何俊才;潘家义;曹新龙;张梦雨 - 河北农业大学
- 2023-04-23 - 2023-08-11 - G06F30/337
- 本发明提供了一种基于XNOR/OR的FPRM逻辑电路快速面积优化方法，属于FPRM逻辑电路面积优化领域。包括以下步骤：读取Boolean逻辑电路；对种群大小、最大迭代次数、人工狼数量和猛狼数量进行初始化；随机生成初始种群，其中基于XNOR/OR的FPRM逻辑电路极性的二进制形式被编码为二进制狼群个体的位置；基于XNOR/OR的FPRM逻辑电路面积目标函数为计算当前极性的适应度值；种群中的人工狼执行全局搜索策略，探狼执行深度开发策略，猛狼执行禁忌搜索策略并不断更新头狼的位置；若当前执行时间小于设定时间，则返回上一步，否则输出头狼的适应度值。本发明利用多策略狼群算法来优化FPRM逻辑电路的面积，增强了逃脱局部最优的能力，提高了收敛速度和面积优化效率，改善了面积优化的效果。
- 一种基于图神经网络特征提取的智能化可测性设计方法-202310359471.0
- 杨航;赵泽宇;蔡志匡;王南;王子轩;肖建;郭宇锋 - 南京邮电大学
- 2023-03-31 - 2023-08-08 - G06F30/337
- 本发明公开了一种基于图神经网络特征提取的智能化可测性设计方法，如下步骤：S1，读入待设计的网表文件，插入扫描链，收集运行结果；S2，利用计算机编程语言对插入扫描链的电路网表文件进行处理，读入处理后的电路网表文件，将电路转换为所需的图结构，构建基于图神经网络的图表示；S3，将生成的图表示加载到XGBoost模型中学习训练和预测；根据需求，得到测试覆盖率、测试周期、逻辑翻转和面积占比的单目标预测结果；对四个单目标预测结果误差值做归一化处理后，进行加权求和，预测最优的扫描测试参数配置。本发明能实现在高测试覆盖率的同时，又能维持测试周期、功率消耗、面积占比的平衡。
- 校正数据产生电路及相关方法-202210097973.6
- 郭俊仪;陈莹晏;刘孝慈 - 瑞昱半导体股份有限公司
- 2022-01-27 - 2023-08-08 - G06F30/337
- 本申请公开一种校正数据产生电路及相关方法。该校正数据产生电路包括：第一延迟单元，具有第一延迟量；及第一扫描路径，包括：第一扫描正反器，包括：扫描数据输入端；频率输入端，用来接收频率信号；及输出端；及第二扫描正反器，包括：扫描数据输入端，耦接该第一扫描正反器的该输出端；频率输入端，用来接收该频率信号经过该第一延迟单元后形成的第一延迟频率信号；及输出端；其中当该校正数据产生电路操作时，该第一扫描正反器以及该第二扫描正反器被设定为扫描移位模式。
- 对数字逻辑电路进行优化的方法及相关设备-202310574788.6
- 邢自然 - 芯行纪科技有限公司
- 2023-05-22 - 2023-08-08 - G06F30/337
- 本申请提供一种对数字逻辑电路进行优化的方法及相关设备，该方法包括：将所述数字逻辑电路转换为布尔逻辑网络；求解所述布尔逻辑网络的分割集；基于所述分割集对所述数字逻辑电路进行优化；其中，所述求解所述布尔逻辑网络的分割集，包括：求解得到所述布尔逻辑网络的当前分割集；对所述当前分割集进行拓展；删除拓展后的所述当前分割集中的冗余节点；得到所述布尔逻辑网络的分割集。
- 用于超大规模集成电路的方法、系统、存储介质及电子设备-202310072296.7
- 朱金辉;王占翎 - 上海立芯软件科技有限公司
- 2023-01-17 - 2023-07-28 - G06F30/337
- 本公开涉及一种用于超大规模集成电路的方法、系统、存储介质及电子设备；所述用于超大规模集成电路的方法通过获取超大规模集成电路的整个网表的时序信息TNS；根据集成电路的拓扑结构对所有结点进行排序，将序号相同的结点置于同一个队列；对排序好的所有结点根据队列数进行反向遍历；针对同一队列中的所有结点进行尺寸缩小预处理，得到当前结点和下一级结点的输出引脚的slack变化值；检查当前结点和下一级结点的输出引脚的slack变化值，将输出引脚的slack变化值符合要求的当前结点进行尺寸缩小处理；更新当前结点和下一级结点的时序信息，重新获取整个网表的时序信息new_TNS；比较时序信息new_TNS和TNS，根据比较结果优化超大规模集成电路物理优化中的面积功耗。能够解决在物理优化设计过程中，在时序不变的情况下面积功耗过大的问题。
- 一种广义变分模式分解算法等效滤波器的设计方法-202310392836.X
- 郭燕飞;王华夏;王清华;陈高华 - 太原科技大学
- 2023-04-13 - 2023-07-25 - G06F30/337
- 本发明一种广义变分模式分解算法等效滤波器的设计方法属于信号处理技术领域，所述方法包括以下步骤：步骤1)构造单位脉冲信号；步骤2)定义广义变分模式分解算法关键参数；步骤3)由广义变分模式分解算法分解单位脉冲信号，获得(广义)变分模式分解算法等效滤波器；步骤4)(广义)变分模式分解算法的分解结果可等效表示为待分析信号与步骤3)所得等效滤波器的时域卷积、频域乘积的滤波形式，本发明属于信号处理技术领域，可为(广义)变分模式分解算法滤波器理论构建、算法滤波器设计和算法推广应用等提供理论和依据。
- 集成电路布局方法、设备及计算机可读存储介质-202310334789.3
- 邱奕杭;莫凯;解壁伟;黄志鹏;陈仕健;李兴权 - 鹏城实验室
- 2023-03-31 - 2023-07-21 - G06F30/337
- 本申请公开了一种集成电路布局方法、设备及计算机可读存储介质，涉及集成电路技术领域。该集成电路布局方法包括以下步骤：获取初始网表电路对应的超图模型；对超图模型对应的无约束优化函数进行迭代求解，获得新的超图模型。在超图模型的单元密度总溢出值小于第一预设阈值后，获取超图模型中线网的斯坦纳树密度；根据斯坦纳树密度，对超图模型中电路单元进行面积膨胀，并进行迭代求解，直至达到预设收敛条件，获得新的超图模型作为全局布局电路；对全局布局电路进行合法化处理和局部调整处理，获得目标布局结果。本申请解决了目前针对拥塞估计的方法难以保证拥塞估计的质量和频率，导致超大规模集成电路布局的可布线性较差的技术问题。
- 生成多扇出信号的方法、计算机可读存储介质和电子设备-202010709748.4
- 付荣亮;黄俊英;张阔中;唐光明;叶笑春;范东睿;张志敏 - 中国科学院计算技术研究所
- 2020-07-22 - 2023-07-21 - G06F30/337
- 提供一种生成多扇出信号的方法、计算机可读存储介质和电子设备，其中N是扇出信号的数量，N个扇出信号的每一个与从信号源点到信号端点所经过的由SPL构成的分支路径相对应，所述由SPL构成的分支路径构成SPL树，该方法包括：根据N计算最少的SPL的数量Y；根据最少的SPL的数量Y选择不同的树结构；根据树结构确定多扇出信号的由SPL构成的分支路径；其中最少的SPL的数量Y根据以下公式计算：
- 一种多信号切换控制电路及控制方法-202310316615.4
- 邓凯文 - 深圳市科陆智慧工业有限公司;深圳市科陆精密仪器有限公司;深圳市科陆电子科技股份有限公司
- 2023-03-22 - 2023-07-18 - G06F30/337
- 本发明涉及一种信号切换技术领域，公开了一种多信号切换控制电路及控制方法，该电路包括：控制模块以及与控制模块连接的电子开关切换模块；电子开关切换模块包括：用于接收待切换的第一信号的第一输入端和用于接收待切换的第二信号的第二输入端的控制信号输入端、待切换信号输入端以及信号输出端；控制模块接收预设的目标输出信号、第一信号和/或第二信号，将目标输出信号与第一信号和/或第二信号进行比对，根据比对结果产生控制信号，并将控制信号发送给电子开关切换模块以控制电子开关切换模块的输出信号为目标输出信号。通过上述方式，本发明可减少信号座子的引脚数量，方便后续电路板设计，减小单块电路板体积，有利于后续的升级兼容。
- 一种SiC MOSFET板级封装优化设计方法-202310439588.X
- 樊嘉杰;陈威;闫旭阳 - 复旦大学
- 2023-04-23 - 2023-07-18 - G06F30/337
- 本发明涉及一种SiC MOSFET板级封装优化设计方法，包括以下步骤：设计正交试验，其中，设计变量为SiC MOSFET FOPLP中不同结构层的厚度；对SiC MOSFET FOPLP进行有限元仿真，得到寄生电感、热应变和热阻与不同结构层厚度的综合回归方程；基于综合回归方程，建立多目标优化模型，通过求解多目标优化模型，得到不同结构层的最优厚度参数。与现有技术相比，本发明能够对SiC MOSFET FOPLP的结构进行多目标优化设计，同时提升器件的热学、力学和电感性能，并且能够有效减少优化设计所需数据量，具有高效便捷的优点。
- 一种PISA架构芯片内部结构中程序基本块优化排布方法-202310079077.1
- 赵林;谢少雄;欧阳尔;张国云;陈小天;胡文静;吴健辉;欧先锋;何伟;陈思源;李新平;郭龙源 - 湖南理工学院
- 2023-02-08 - 2023-07-14 - G06F30/337
- 一种PISA架构芯片内部结构中程序基本块优化排布方法，包括以最小化占用流水线级数为优化目标，在数据依赖、控制依赖和资源限制的复杂约束条件下，基于动态扩增逐层优化调度算法进行建模；在满足程序依赖关系的条件下，构建重要资源优先的基本块调度优先级顺序；采用基于基本块优先级逐层优化策略，当资源受限时进行流水线级数动态扩增，将最小化流水线级数问题转换为最大化各级流水线资源利用率问题；在资源限制条件下，基于动态扩增逐层优化的调度算法解决多约束条件优化问题，求解不同层级下的各级流水线基本块的最优排布方案，获得所有基本块在各级流水线的排布结果。
- 一种系统级芯片、电路控制方法及装置-202111673106.4
- 强鹏 - 腾讯科技（深圳）有限公司
- 2021-12-31 - 2023-07-11 - G06F30/337
- 本申请实施例提供了一种系统级芯片、电路控制方法及装置，可以应用于人工智能等场景，该系统级芯片包括复位控制单元和至少一个知识产权IP单元，每个IP单元包括复位同步电路和时钟门控电路，复位控制单元，用于生成每个IP单元的复位信号；复位同步电路，用于根据每个IP单元的时钟信号对复位信号进行同步处理，得到同步后的复位信号，同步后的复位信号用于复位每个IP单元包括的至少一个电路单元；复位控制单元，还用于根据每个IP单元的同步后的复位信号生成每个IP单元的门控信号，门控信号用于控制每个IP单元包括的时钟门控电路使能或者禁能每个IP单元的时钟信号，可以有效地简化复位电路的设计，并保证复位信号的时序收敛。
- 一种多功能Chiplet模块-202310250071.6
- 周易;赵心怡;翁玉玲;李法勇;杨凯;崔韵鹏;王顺捷;王腾;齐亚克;刘京龙;李洁雯;石翔宇;梁旭 - 北京崇玖物联科技有限公司
- 2023-03-13 - 2023-06-23 - G06F30/337
- 本发明公开了一种多功能Chiplet模块，用于完成不同种类的芯片，包括：有机基板；多个chiplet模块，每个所述chiplet模块提供一个或者多个扩展槽位，所述芯片通过所述扩展槽位由连接线连接于所述有机基板；微处理器模块；交互模块；可编程路径选择模块，包括一个开关控制器以及一个路径选择电路；多个收发互联网络模块，包括电路连接接口、多个模块连接接口、开关矩阵。所述电路连接接口用于与所述可编程路径选择模块连接；模块连接接口，用于连接chiplet模块；多组物理接口；存储模块；电源模块。本发明实现了chiplet模块的通用化以及模块化方案，具有多功能的使用，另外，本发明还方便了系统的快速部署，缩短开发周期和成本。
- 一种基于可调级数裕量改进的动态扩增逐层优化算法的PISA架构芯片资源排布方法-202310079264.X
- 赵林;姚兴莹;李彬;张国云;韩建涛;吴健辉;郭龙源;欧先锋;李武劲;彭怡书;李新平;胡文静 - 湖南理工学院
- 2023-02-08 - 2023-06-23 - G06F30/337
- 一种基于可调级数裕量改进的动态扩增逐层优化算法的PISA架构芯片资源排布方法，以最小化占用流水线级数为优化目标，在数据依赖、控制依赖和资源限制约束条件下，基于动态扩增逐层优化调度算法建模，求解各级流水线最优基本块排布方案；考虑流水线每级中同一执行流程上的基本块资源共享约束问题，采用可调级数裕量改进的动态扩增优化调度算法，重新建立以占用的流水线级数最少为优化目标的动态调度问题；以控制依赖图和数据依赖图为基础构建程序依赖图，基于共享资源约束利用可调级数裕量改进的动态扩增优化调度模型求解，获得初步排布结果，引入空闲碎片资源填充策略进行基本块插入，获得进一步优化的基本块排布方案。
- 专利分类
