|
钻瓜专利网为您找到相关结果 315个,建议您 升级VIP下载更多相关专利
- [发明专利]基于FPGA的SDRAM测试方法-CN202310866700.8在审
-
蔡刚;白明月;吴海平;张瑞;夏启飞;王彩云
-
西安西谷微电子有限责任公司
-
2023-07-14
-
2023-10-20
-
G11C29/12
- 本发明公开了一种基于FPGA的SDRAM测试方法,FPGA控制芯片接收到测试指令,对待测SDRAM芯片进行走步法写读并对比;如果写入数据与读出数据一致,继续对待测SDRAM芯片进行全0法写读并对比;如果写入数据与读出数据一致,继续对待测SDRAM芯片进行全1法写读并对比;如果写入数据与读出数据一致,继续对待测SDRAM芯片进行55AA法写读并对比;如果写入数据与读出数据一致,继续对待测SDRAM芯片进行AA55法写读并对比;如果写入数据与读出数据一致,继续对待测SDRAM芯片进行自定义写读法写读并对比;如果写入数据与读出数据一致,所述FPGA控制芯片根据测试指令对待测SDRAM芯片进行功能性测试;如果功能性测试的写入数据与读出数据依然一致,确定该SDRAM正常。
- 基于fpgasdram测试方法
- [发明专利]一种芯片鉴权方法-CN202311016673.1在审
-
俞文;韦援丰;蔡刚;魏育成
-
中科亿海微电子科技(苏州)有限公司
-
2023-08-14
-
2023-09-12
-
G06F21/76
- 本发明提供一种芯片鉴权方法包括:步骤S1.对芯片的原始配置文件进行哈希运算并生成鉴权码流;步骤S2.进行身份验证;其中,所述步骤S1包括:计算哈希值得到原始码流的唯一消息摘要;用预定义的鉴权密钥加密所述消息摘要得到加密摘要;将所述加密摘要和所述原始配置文件组成新的配置文件作为所述鉴权码流;所述步骤S2包括:加载码流,对接收到的所述鉴权码流中的原始码流部分计算哈希值得到当前摘要;用所述鉴权密钥解密所述加密摘要得到鉴权摘要;比较所述当前摘要和所述鉴权摘要,判断是否通过身份验证。只对唯一摘要加密解密即可完成身份验证,有效地加强了芯片的安全性能,提高了产品的可靠性,减少了安全漏洞的隐患。
- 一种芯片方法
- [发明专利]带隙基准源电路-CN202210760274.5有效
-
刘凌雁;徐天睿;高同强;宋柄含;蔡刚
-
北京领创医谷科技发展有限责任公司
-
2022-06-29
-
2023-08-11
-
G05F1/567
- 本发明涉及一种带隙基准源电路。所述带隙基准源电路包括正温度系数电流产生模块、温度系数电流产生模块和电流相加模块,正温度系数电流产生模块配置为产生不受三极管电流增益影响的正温度系数电流;负温度系数电流产生模块配置为产生不受三极管电流增益影响的负温度系数电流;电流相加模块介于正温度系数电流产生模块和负温度系数电流产生模块之间,分别与正温度系数电流产生模块和负温度系数电流产生模块电连接,并且配置为将正温度系数电流产生模块产生的正温度系数电流和负温度系数电流产生模块产生的负温度系数电流相加,从而输出不受三极管电流增益影响且幅度能够调整的带隙基准电压,既可以提供sub‑1V的基准电压,也可以提供plus‑2V的基准电压。
- 基准电路
- [发明专利]一种数字信号处理结构-CN202310501917.9有效
-
王妙;王瑞琨;黄志洪;蔡刚
-
中科亿海微电子科技(苏州)有限公司
-
2023-05-06
-
2023-08-11
-
G06G7/16
- 本发明提供一种数字信号处理结构包括:与所述输入寄存单元相连接的乘法运算单元,用于进行普通乘法运算和双倍低位宽乘法运算;与所述乘法运算单元相连接的加法器,用于对所述乘法运算单元的运算结果进行相加处理;与所述加法器相连接的加法输出寄存器,用于寄存相加处理得到的运算结果;与所述加法输出寄存器相连接的数据截取单元,用于在双倍乘加或乘累加模式下对四组乘加的结果进行截取,补充相应的符号位并输出;其中,所述乘法运算单元包括四组18位宽的乘法器。该数字信号处理结构在不增加乘法器数目的情况下可支持双倍低位宽操作数乘加运算及乘累加运算,运行效率更高,优化了资源利用率。
- 一种数字信号处理结构
|