[发明专利]磁盘装置及读处理方法在审
| 申请号： | 202110032351.0 | 申请日： | 2021-01-11 |
| 公开（公告）号： | CN114242133A | 公开（公告）日： | 2022-03-25 |
| 发明（设计）人： | 前东信宏 | 申请（专利权）人： | 株式会社东芝;东芝电子元件及存储装置株式会社 |
| 主分类号： | G11C11/416 | 分类号： | G11C11/416;G06N20/00;G06K9/62 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 林娜;段承恩 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式提供一种能够提高可靠性的磁盘装置及读处理方法。本实施方式涉及的磁盘装置具备：盘；头，对所述盘写入数据，并从所述盘读取数据；以及控制器，通过基于设定为1以外的似然度的正解的教师信号和设定为0以外的似然度的正解以外的教师信号的机器学习来将第1信号校正为第1似然度值，基于与所述第1信号和所述第1似然度值相应的第2似然度值来执行纠错处理。 | ||
| 搜索关键词： | 磁盘 装置 处理 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社，未经株式会社东芝;东芝电子元件及存储装置株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110032351.0/，转载请声明来源钻瓜专利网。
- 上一篇：基材表面液滴接触角测量系统
- 下一篇：电子设备
- 同类专利
- 存储单元、存储器、电子产品及数据写入方法-202310597353.3
- 季金华;刘金陈;顾昌山;姬茹茹;李明珍;马亚奇 - 合芯科技有限公司;上海合芯数字科技有限公司
- 2023-05-24 - 2023-08-22 - G11C11/416
- 本发明提供一种存储单元、存储器、电子产品及数据写入方法，存储单元包括：存储模块，连接第一写位线及第二写位线，并受控于写字线，用于存储数据；下拉模块，一端连接存储模块，另一端接地，用于调节存储模块的零电位参考点的电压；下拉模块与存储模块的开关状态相反；平衡模块，连接于第一、第二存储节点之间；读出模块，基于读字线信号将存储单元中存储的数据传输至读位线。本发明将第一与第二写位线的电压差配置为预设值，再通过放大实现数据写入，可有效加快数据写入的速度，且整个存储单元的功耗也大大降低。
- 一种用于单比特存内计算的10T计算单元及系统-202211630367.2
- 乔树山;黄茂森;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-12-19 - 2023-04-25 - G11C11/416
- 本发明涉及一种用于单比特存内计算的10T计算单元及系统。所述10T计算单元包括：包括：存储电路和计算电路；所述存储电路与所述计算电路连接；所述计算电路基于所述存储电路中存储的权重进行单比特权重运算。本发明采用计算电路基于存储电路中存储的权重进行单比特权重运算，能够避免出现写干扰问题的同时，加快计算的速度。
- 具有基于自调节电容耦合的读写辅助的存储器结构-202211137256.8
- 维韦克·拉吉;布万·R·奈达戈帕;希夫拉吉·G·达内 - 格芯（美国）集成电路科技有限公司
- 2022-09-19 - 2023-04-21 - G11C11/416
- 本发明涉及具有基于自调节电容耦合的读写辅助的存储器结构，揭示一存储器结构，该存储器结构包括位于升压线(VBL)间并与其平行的字线(WL)及单元供电线(CSL)。依据需要读辅助或写辅助，VBL启动对相邻的WL及/或CSL的基于电容耦合的升压。在读操作期间，可对选定行的所有VBL充电，以与WL及CSL形成耦合电容，从而对字线电压(Vwl)及单元供应电压(Vcs)升压，以供读辅助。在写操作期间，可对与选定行的WL相邻的一VBL充电，以仅与WL形成耦合电容，从而对Vwl升压，以供写辅助。通过对结构中的VBL充电而形成的耦合电容是自调节，因为随着行的长度增加，潜在耦合电容也增加。
- 面向连续多位纠错码存储器的读写机制设计方法-202211478493.0
- 陈小文;陈政霖;鲁建壮;李晨;刘畅;张洋;曹壮;梁斌;刘必慰;胡春媚;刘汉燕;高文才;谢洋 - 中国人民解放军国防科技大学
- 2022-11-21 - 2023-03-07 - G11C11/416
- 本申请涉及一种面向连续多位纠错码存储器的读写机制设计方法。所述方法包括：在多位纠错码存储器进行读操作时，读出的数据经过解码器解码后判断是否出错，如果没有出错则直接输出数据，有错误发生则进行重新读取多位纠错码存储器内数据进行错误定位及纠错，在写操作的过程中，编码器设计成数据交织排列计算的方式对需要写入的数据进行编码操作后写入多位纠错码存储器进行存储，并且同时更新垂直校验码，将写操作前的读取数据与写入转换成一拍进行操作，在时钟上升沿的时候完成数据的读操作，经过计算后在时钟的下降沿将数据写入多位纠错码存储器的存储单元。采用本方法能够提高多位纠错码存储器读写准确率。
- 用于低摆幅数据总线的数据电路-202210297314.7
- M·布罗克斯 - 美光科技公司
- 2022-03-24 - 2022-09-30 - G11C11/416
- 本申请涉及用于低摆幅数据总线的数据电路。一种设备可包含数据总线，所述数据总线可在不同于与存储器阵列的一或多个组件相关联的第二电压的第一电压下传送数据。与所述数据总线耦合的晶体管可接收所述第二电压并发送第三电压。与所述晶体管耦合的先进先出FIFO可从所述晶体管接收所述第三电压。所述FIFO电路可包含一或多个预充电组件，所述预充电组件基于接收到所述第三电压而将所述FIFO电路的输入电压驱动至与所述存储器阵列的所述一或多个组件相关联的所述第二电压。
- 一种解耦合SRAM存内计算装置-202210227705.1
- 乔树山;史万武;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-03-10 - 2022-09-16 - G11C11/416
- 本发明涉及一种解耦合SRAM存内计算装置。该装置包括中列选及位线驱动模块通过位线BL和BLB与所述SRAM计算单元阵列连接；所述输入驱动及脉冲产生模块通过乘累加字线MWL与所述SRAM计算单元阵列连接；所述字线驱动及译码模块通过字线WL与所述SRAM计算单元阵列连接；所述模数转换器阵列通过乘累加位线MBL和MBLB与所述SRAM计算单元阵列连接。本发明能够消除读写干扰，并能够扩大量化ADC范围，减轻了ADC量化精度的压力。
- 双端口SRAM单元及SRAM存储器-202210339958.8
- 曾健忠 - 天狼芯半导体（成都）有限公司
- 2022-04-01 - 2022-08-09 - G11C11/416
- 一种双端口SRAM单元及SRAM存储器，包括第一反相器、第二反相器、第一写传输晶体管、第二写传输晶体管、第一读传输晶体管以及第二读传输晶体管；第一反相器包括第一上拉晶体管和第一下拉晶体管，第二反相器包括第二上拉晶体管和第二下拉晶体管，第一写传输晶体管和第一读传输晶体管均与第一反相器连接，第二写传输晶体管和第二读传输晶体管均与第二反相器连接；其中，第一写传输晶体管的导通电流和第二写传输晶体管的导通电流均通过器件尺寸参数的调整、沟道特性参数的调整和/或栅极特性参数的调整得到增大；在不改变晶圆厂固有的制程下，提高了写数据能力。
- 一种读写分离的12T TFET SRAM单元电路-202210257495.0
- 刘立;张炳城;卢文娟;彭春雨;郝礼才;吴秀龙;蔺智挺 - 安徽大学
- 2022-03-16 - 2022-07-15 - G11C11/416
- 本发明公开了一种读写分离的12T TFET SRAM单元电路，包括八个NTFET晶体管和四个PTFET晶体管，其中PTFET晶体管P3和NTFET晶体管N3组成反相器，PTFET晶体管P4和NTFET晶体管N4组成另一个反相器；且PTFET晶体管P1和P2作为写操作时的上拉电路结构；NTFET晶体管N1、N2、N5、N6构成写电路部分，能消除TFET作为SRAM传输管时出现的正偏电压所造成的正偏漏电流问题；NTFET晶体管N7和N8构成读电路部分。上述电路不仅提高了SRAM单元的写能力，而且还消除了当TFET用作SRAM单元的传输晶体管时出现正向偏置漏电流泄漏的问题。
- 半导体存储器装置及其操作方法-202110913579.0
- 黄盛炫;林主恩 - 爱思开海力士有限公司
- 2021-08-10 - 2022-07-01 - G11C11/416
- 本技术涉及半导体存储器装置及其操作方法。该半导体存储器装置包括：存储器单元阵列，其包括多个存储块；外围电路，其被配置为对多个存储块当中的被选存储块执行编程操作；以及控制逻辑，其被配置为控制外围电路以在编程操作期间的编程电压施加操作和编程验证操作之间执行包括对被选存储块中包括的多个单元串的沟道进行升压的保持加速操作。
- 磁盘装置及读处理方法-202110032351.0
- 前东信宏 - 株式会社东芝;东芝电子元件及存储装置株式会社
- 2021-01-11 - 2022-03-25 - G11C11/416
- 实施方式提供一种能够提高可靠性的磁盘装置及读处理方法。本实施方式涉及的磁盘装置具备：盘；头，对所述盘写入数据，并从所述盘读取数据；以及控制器，通过基于设定为1以外的似然度的正解的教师信号和设定为0以外的似然度的正解以外的教师信号的机器学习来将第1信号校正为第1似然度值，基于与所述第1信号和所述第1似然度值相应的第2似然度值来执行纠错处理。
- 半导体装置-202011026351.1
- 杨智铨;林建隆;张峰铭 - 台湾积体电路制造股份有限公司
- 2020-09-25 - 2021-03-30 - G11C11/416
- 一种半导体装置，包括存储器单元的静态随机存取存储器装置。存储器单元包括以多个列和多个行排列的位元阵列。行由连接至行中的存储器元件的位元线对定义。存储器单元还包括与位元阵列的边缘列相邻的边缘区域，其中边缘列包括多个冗余存储器元件。存储器单元还包括与位元阵列相邻并且与边缘区域相对的多个位元线驱动器。位元线驱动器用于在写入操作期间将具有数据的位元线驱动到存储器元件。冗余存储器元件包括用于每一位元线对的写入辅助电路。写入辅助电路用于促进将位元线对上的数据写入存储器元件。
- 存储器装置-202010942010.2
- 廖忠志 - 台湾积体电路制造股份有限公司
- 2020-09-09 - 2021-03-12 - G11C11/416
- 一种存储器单元的阵列，存储器单元排列在多个行和多个列中。第一信号线延伸通过多个行中的第一行。第一信号线电性耦接至在第一行中的存储器单元。第一信号线的第一端部被配置以在存储器装置的第一操作状态期间从第一电路接收逻辑高信号，并且在存储器装置的第二操作状态期间从第一电路接收逻辑低信号。第二电路包括多个晶体管。当第一信号线的第一端部被配置以从第一电路接收逻辑低信号时，晶体管被配置以开启或关闭，以将第一信号线的第二端部电性耦接至逻辑低源。
- 用于低功率SRAM的写入辅助方案-201410054989.4
- 陈刚;郭靖;杨俊 - 辉达公司
- 2014-02-18 - 2018-05-18 - G11C11/416
- 用于低功率SRAM的写入辅助方案。写入辅助存储器包括存储器供电电压以及在写入操作期间由位线对控制的SRAM单元的列。此外，写入辅助存储器包括写入辅助单元，其耦连到存储器供电电压和SRAM单元的列并且具有位于位线对之间的可分离的导线，可分离的导线在写入操作期间基于位线对中的控制信号的电容性耦连将可收缩的SRAM供电电压提供到SRAM单元的列。还提供了操作写入辅助存储器的方法。
- 一种SRAM存储单元、SRAM存储器及其控制方法-201410215866.4
- 陈金明 - 中芯国际集成电路制造（上海）有限公司
- 2014-05-20 - 2015-11-25 - G11C11/416
- 本发明提供了一种SRAM存储单元、SRAM存储器及其控制方法，所述SRAM存储单元包括：字线对，所述字线对包括写字线和读字线；位线对，所述位线对包括写位线和读位线；位于所述字线对和所述位线对之间的存储单元，所述存储单元包括读出端和写入端；其中所述读出端的读传输晶体管通过所述读字线控制，以实现信息的读取；所述写入端的写传输晶体管通过所述写字线控制，以实现信息的输入。本发明的优点在于所述SRAM存储单元相对于现有技术中6T结构单元的读取静态噪声容量(read static noise margin，RSNM)得到提高，同时提高了存储单元的稳定性，相对于现有技术中7T和8T结构单元，所述位线单元尺寸更小，有利于集成电路集成度的提高和芯片尺寸的小型化。
- 一种近阈值8管静态随机存储器单元-201510251343.X
- 蒋承志;叶佐昌;王燕 - 清华大学
- 2015-05-15 - 2015-09-02 - G11C11/416
- 本发明涉及一种近阈值8静态随机存储器单元，属于集成电路设计领域。该单元结构包括由第一NMOS管和第一PMOS管组成第一反相器，由第二NMOS管和第二PMOS管组成第二反相器，该两个反相器串行相连后的输入端和输出端分别连接第三PMOS管的源极和漏极组成锁存器结构；第三NMOS管的源极和漏极分别连接位线BL和数据存储点L，第二NMOS管的栅极和第三PMOS管的栅极共同连接至写字线WWL，第四NMOS管的漏极和源极分别连接位线BR和第五NMOS管的源极，第四NMOS管的栅极连接至读字线RWL，第五NMOS管的栅极连接至数据存储点R，第五NMOS管漏极连接至地gnd。该结构可以增强SRAM在近阈值工作电压下的稳定性和读写能力，同时降低功了耗，无下拉比等尺寸约束进而简化设计难度，且无面积牺牲的代价。
- 一种存储单元及单端低摆幅位线写入电路-201110004654.8
- 王东辉;闫浩;洪缨;侯朝焕 - 中国科学院声学研究所
- 2011-01-11 - 2012-07-18 - G11C11/416
- 本发明涉及一种存储结构及单端低摆幅位线写入电路，该电路包括：至少1个存储单元和包含第一反相器(I1)的驱动电路；所述第一反相器(I1)的输入端用于写入数据(D)；其特征在于，所述驱动电路还包括：第一PMOS晶体管(P1)、第二PMOS晶体管(P2)、第一NMOS晶体管(N1)和第二NMOS晶体管(N2)；该写入电路还包括反馈控制电路；所述存储单元包括：第三PMOS晶体管(P3)、第四PMOS晶体管(P4)、第三NMOS晶体管(N3)、第四NMOS晶体管(N4)、第五NMOS晶体管(N5)和第六NMOS晶体管(N6)。本发明无需额外的参考电压或者电源电压来辅助实现低摆幅幅技术；并通过改进的存储单元支持单端低摆幅写入。
- 具有负电压写入辅助电路的存储器及其方法-201080005845.X
- P·U·肯卡莱;T·L·库珀 - 飞思卡尔半导体公司
- 2010-01-13 - 2011-12-28 - G11C11/416
- 一种将数据写入存储器(10)的所选列的方法，包括选择第一列。数据写入通过将逻辑高电位施加于第一列的第一位线(BL0)并且将低于逻辑高电位的第一电位施加于第一列的第二位线(BLB0)来启动。第一电位被去除并且将第二电位施加于第二位线。第二电位小于第一电位。第一电位可以是地电位(VSS)，并且第二位线可以是负电压(VNEG)。降低正接收逻辑低电位的位线的写入电压提高了它被写入的能力。通过首先使逻辑低电位变为可以是地电位的第一电位，并且然后进一步降低所施加的电压，对第二电位的电源的要求得以降低。
- 一种单端低摆幅读位线电路-201010574178.9
- 王东辉;闫浩;洪缨;侯朝焕 - 中国科学院声学研究所
- 2010-11-30 - 2011-05-18 - G11C11/416
- 本发明涉及一种单端低摆幅读位线电路，该电路包括：至少1个内核单元、第一PMOS晶体管(P1)和敏感放大器；所述第一PMOS晶体管(P1)的栅极连接控制信号(PRE)，在PRE有效地时间内，对位线信号(BL)进行预充电，充电结束后字线信号有效；则位线根据有效字线上的内核单元存储的二进制数据是“0”还是“1”有电平变化，敏感放大器检测位线电平变化来读数据；其特征在于，该电路还包括：第一NMOS晶体管(N1)、第二NMOS晶体管(N2)和第二PMOS晶体管(P2)；N2和P2反馈控制N1是否关断，P1在PRE控制下通过N1是否关断实现位线低摆幅；所述敏感放大器包括：7个PMOS晶体管和6个NMOS晶体管，实现正确读出单端低摆幅位线上的数据。
- 专利分类
