[发明专利]芯片校准方法、装置、存储介质和芯片在审
| 申请号： | 202011498952.2 | 申请日： | 2020-12-17 |
| 公开（公告）号： | CN112634976A | 公开（公告）日： | 2021-04-09 |
| 发明（设计）人： | 龚正辉;郑云龙 | 申请（专利权）人： | 苏州兆方微电子科技有限公司 |
| 主分类号： | G11C29/38 | 分类号： | G11C29/38;G11C29/08 |
| 代理公司： | 无锡派尔特知识产权代理事务所(普通合伙) 32340 | 代理人： | 杨立秋 |
| 地址： | 215000 江苏省苏州市张家*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种芯片校准方法、装置、存储介质和芯片，涉及集成电路技术领域，所述方法包括：在接收到芯片校准指令之后，读取存储单元中的存储数据；根据读取到的存储数据检测是否需要校验编程；若需要进行校验编程，则对所述存储单元进行校验编程。有效避免了芯片受到辐射时数据读取可能会有误的问题，达到了可以提高数据保持能力，增强系统稳定性的效果。 | ||
| 搜索关键词： | 芯片 校准 方法 装置 存储 介质 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州兆方微电子科技有限公司，未经苏州兆方微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011498952.2/，转载请声明来源钻瓜专利网。
- 上一篇：挖掘机的悬臂机构和挖掘机
- 下一篇：一种建筑工程用墙面磨平设备
- 同类专利
- 只读存储器的诊断和修复-202180092338.2
- B·纳多-多西;尹钟信 - 西门子工业软件有限公司
- 2021-01-29 - 2023-09-22 - G11C29/38
- 一种测试电路，其被配置来测试和诊断只读存储器，所述测试电路包括：两个多输入特征寄存器，所述多输入特征寄存器被配置来生成两组特征，所述两组特征用于对读取所述只读存储器中存储的部分字或全部字的多次迭代；控制电路，其被配置成根据测试算法控制在所述迭代中的每次迭代期间两个多输入特征寄存器中的每一者从只读存储器的输出中的哪些输出接收针对每次读取操作的测试响应信号位；和故障元素位置确定器件，其被配置成基于所述两组特征与参考特征的比较结果，生成针对所述只读存储器的故障元素位置信号。
- 一种企业级固态硬盘时延指标的测试方法及测试系统-202310934576.4
- 沈纪鹏;王建刚 - 江苏华存电子科技有限公司
- 2023-07-28 - 2023-09-01 - G11C29/38
- 本发明提供了一种企业级固态硬盘时延指标的测试方法及测试系统，其能够对企业级固态硬盘的各项时延指标进行标准化的测试并得到一个综合的时延指标图，用于判断企业级固态硬盘时延指标的分布规律，使得企业级固态硬盘的时延指标可视化，并且能够判断时延指标的稳定性。
- 基于校验复用的固态硬盘FTL方法、系统、设备及介质-202310486309.5
- 郑圣安;张婉茹;黄林鹏;孙鹏昊;惠一锋 - 上海交通大学
- 2023-04-28 - 2023-07-25 - G11C29/38
- 本发明提供一种基于校验复用的固态硬盘FTL方法、系统、设备及介质，包括：数据写入：步骤A1：计算数据的CRC16校验码，进行预去重；步骤A2：计算数据的SHA1‑256校验码，进行去重；步骤A3：如果发现重复，直接返回写入成功；否则进行步骤A4；步骤A4：对数据进行编码；步骤A5：将数据和其他信息一并写入SSD的NAND闪存中。数据读取：步骤B1：以一定闪存读取精度，从SSD的NAND闪存中读取数据以及其他信息。步骤B2：对数据进行解码，并使用CRC16校验码辅助解码。步骤B3：如果解码成功，返回数据给主机，读取成功；如果解码失败，提高闪存读取的精度，进行步骤B1；在解码次数超过一定次数后，返回读取失败。本发明能够降低数据读写延迟，增大全盘的读写带宽。
- 半导体存储器循环冗余校验装置及半导体存储器-201810371996.5
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2018-04-24 - 2023-07-25 - G11C29/38
- 本发明实施例公开了一种半导体存储器的循环冗余校验装置及半导体存储器。循环冗余校验装置包括存储控制器，用于提供第一帧检查序列及第一数据块进行写入操作且产生第一校验读取命令；校验电路接收第一数据块被执行写入操作后传输至校验电路形成的第二数据块和第一帧检查序列，并产生循环冗余校验结果；输出控制电路用于根据第一校验读取命令和第一时钟信号分别生成输出指令和第二时钟信号；缓存电路用于根据输出指令输出循环冗余校验结果；输出电路用于接收第二时钟信号并根据第二时钟信号输出循环冗余校验结果，以使循环冗余校验结果从输出电路输出的时刻相对于第一校验读取命令延迟的时钟周期数为第一预设值，第一预设值为大于1的正整数。
- 解码方法、存储器控制电路单元与存储器存储装置-201910098176.8
- 林玉祥;严绍维;杨政哲;赖国欣 - 群联电子股份有限公司
- 2019-01-31 - 2023-06-27 - G11C29/38
- 本发明提供一种解码方法、存储器控制电路单元与存储器存储装置。所述方法包括：配置多个读取电压类别，其中所述多个读取电压类别分别具有多个代表读取电压组；根据所述多个代表读取电压组读取第一物理程序化单元并执行解码操作以获得多个解码信息；根据所述多个解码信息选择第一读取电压类别；以及根据第一读取电压类别中的多个第一读取电压组读取所述第一物理程序化单元并执行所述解码操作。
- 一种基于数字电路控制的FeFET阵列数据校验方法-202310261551.2
- 闫力;任嵩楠;顾佳妮;胡塘;李相迪;郝春玲;刘志威 - 之江实验室
- 2023-03-17 - 2023-06-20 - G11C29/38
- 本发明公开了一种基于数字电路控制的FeFET阵列数据校验方法，该方法通过构建m*n个铁电晶体管FeFET组成的存储阵列及其外围电路铁电晶体管FeFET阵列，再根据权重数据存储缓存中的数据设计出校验码编码规则，然后利用数字电路完成校验码的生成及读写控制；实现计算前校验及测试阶段校验两种校验方式，以达到计算前快速校验及坏点确定的目标。本发明能够有效地降低存储在FeFET阵列中数据校验过程的数据读取时间、功耗和数据，将FeFET阵列存内计算的特性发挥出来。
- 读取芯片配置文件信息的方法、装置、设备及存储介质-202211491412.0
- 彭永林;黎永健;王振彪 - 芯天下技术股份有限公司
- 2022-11-25 - 2023-06-02 - G11C29/38
- 本申请涉及芯片技术领域，具体而言，涉及一种读取芯片配置文件信息的方法、装置、设备及存储介质，该方法根据上电读取电压读取芯片中的配置区域中的校验码信息和配置文件信息，生成易失校验码信息和易失配置文件信息，校验码信息为二进制数据；根据易失校验码信息中0和/或1的数量调节上电读取电压，并根据调节后的上电读取电压重新读取芯片的配置区域，本申请根据易失校验码信息中0和1的数量即可定向调节上电读取电压的增大或减小，调节后重新对配置区域进行读取，最终读取到NorFLASH芯片中正确的配置文件信息。
- 一种用于生成NAND校验数据的XORE模块配置系统及方法-202310183339.9
- 唐汉钊;王运哲;粟汝发;王璞;徐源长;王宇 - 山东华芯半导体有限公司
- 2023-03-01 - 2023-05-30 - G11C29/38
- 本发明公开一种用于生成NAND校验数据的XORE模块配置系统及方法，配置系统包括NAND控制器、XORE模块以及仲裁模块，每个NAND控制器和XORE模块均分配一组ID号码，并且所有NAND控制器和XORE模块都连接至仲裁模块，系统工作时，通过ID号码绑定NAND控制器和XORE模块，使得NAND控制器的数据通过仲裁模块发送至对应ID号码的XORE模块来生成校验数据。每个XORE模块设置了两组相同的配置接口来接收NAND控制器发送的配置信息，当XORE通过接口1被启动时，接口2接收并缓存下一轮操作所需配置信息，本轮计算结束后，则立即开启下一轮工作。本发明在XORE数量有限的前提下，尽可能高效的实现校验信息的生成以及NAND数据的写入。
- 非易失性存储器装置、其操作方法及数据存储装置-201811428995.6
- 金志烈 - 爱思开海力士有限公司
- 2018-11-27 - 2023-05-26 - G11C29/38
- 本发明公开一种非易失性存储器装置，该非易失性存储器装置包括：存储器单元阵列；外围电路，被配置为对存储器单元阵列执行与从外部装置提供的命令相对应的操作；失败发生寄存器，被配置为存储用于故意引起操作失败发生的失败发生信息；以及控制逻辑，被配置为：基于从外部装置接收的失败发生命令，将失败发生信息存储在失败发生寄存器中；控制外围电路对存储器单元阵列执行与从外部装置接收的测试操作命令相对应的测试操作；以及控制外围电路基于失败发生信息在测试操作中引起故意失败发生。
- 存储系统以及存储系统的操作方法-202210712578.4
- 李圭慜;张仁钟 - 爱思开海力士有限公司
- 2022-06-22 - 2023-05-16 - G11C29/38
- 存储系统包括：储存器件，其用于储存数据；系统存储器，在其中储存有正常固件以及调试固件；固件运行器，其用于运行正常固件或调试固件；以及控制器，其用于在由正常固件驱动存储系统的正常模式中控制储存器件。当在正常模式中检测到的错误是不可校正的时，控制器将储存在系统存储器中的调试固件上载到固件运行器，从而将正常模式改变为调试模式。固件运行器通过运行上载的调试固件对储存器件执行调试操作。
- 一种存储设备的管理方法、系统及存储介质-202211570202.0
- 肖斌;陈国虎;陈娅娟;李海银 - 海纳云物联科技有限公司;青岛海纳云智能系统有限公司;青岛海纳云数字科技有限公司
- 2022-12-08 - 2023-05-05 - G11C29/38
- 本申请涉及智慧安全领域，具体而言，涉及一种存储设备的管理方法、系统及存储介质，该存储设备的管理方法包括：所述存储设备的数据存储包括第一分区和第二分区，其中，第一分区和第二分区至少包含相同能让系统独立运行的数据,第一分区是主使用分区，第二分区是备份分区，通过CRC对第一分区的数据进行校验,得到第一校验码；响应于第一校验码与预设校验码不一致，则通过CRC对第二分区的数据进行校验，得到第二校验码；响应于第二校验码与预设校验码一致，则通过第二分区的数据对第一分区的数据进行数据修复，响应于数据修复成功，则根据第一分区的修复数据启动系统。本发明提供的方法可以减少由于分区异常导致无有效修复机制对系统启动的影响。
- 测试芯片中SRAM模组可靠性的方法、装置、存储介质及芯片-202211492314.9
- 杨健明;陈焰强;刘浩;张静 - 珠海泰芯半导体有限公司
- 2022-11-25 - 2023-03-07 - G11C29/38
- 本申请实施例公开了一种测试芯片中SRAM模组可靠性的方法、装置、存储介质及芯片，涉及芯片测试领域。本申请利用汉明码编码规则和汉明码解码规则，对第一SRAM模组和第二SRAM模组中各个存储单元的可靠性测试，相对于现有技术中对芯片的SRAM模组每次对一个存储单元进行可靠性测试相比，本申请可以每次测试两个存储单元，从而提高测试效率和缩短测试时间。
- 使用解码数据的软位参考电平校准-202210133074.7
- R·扎米尔;A·巴扎尔斯基;E·沙龙 - 西部数据技术公司
- 2022-02-09 - 2022-12-09 - G11C29/38
- 本发明公开了非易失性存储器系统中的软位参考电平的校准。当要校准该软位参考电平时，从存储器单元的组读取编码数据。对该编码数据进行解码和错误校正。因此，复原编程到该存储器单元中的原始数据。在候选软位参考电平和可能的其他参考电平感测该存储器单元的该组。针对每个候选软位参考电平，确定原始编程数据与针对该候选软位参考电平的数据之间的互信息。该互信息用作该候选软位参考电平将有助于解码数据的程度的良好量度。在一个方面，选择数个候选中的具有最高互信息的软位参考电平作为校准的软位参考电平。
- 在存储器装置中通过校正子计算进行错误校正-202210454032.3
- M·N·凯纳克;P·R·哈亚特;S·帕塔萨拉蒂 - 美光科技公司
- 2022-04-27 - 2022-11-01 - G11C29/38
- 描述在存储器装置中通过校正子计算进行错误校正的方法、系统和设备。在存储器装置中产生用于第一经编码数据的第一校正子。所述第一校正子和所述第一经编码数据发射到与所述存储器装置耦合的控制器。产生用于第一和第二经编码数据的第二校正子。所述第一经编码数据和所述第二经编码数据根据错误校正码相互关连。所述第二校正子发射到所述控制器但不发射所述第二经编码数据，且所述控制器将基于所述第一校正子、所述第二校正子或其组合中的至少一个将所述第一经编码数据解码。
- 用于NAND存储器编程的架构和方法-202210901444.7
- 万维俊 - 长江存储科技有限责任公司
- 2020-09-24 - 2022-10-25 - G11C29/38
- 在一种对存储装置编程的方法当中，将禁止信息存储至第一锁存器和第二锁存器。将第一状态编程电压施加至存储器件的存储单元的数据线，从而将存储单元编程至第一状态。将第一状态验证电压施加至存储单元的数据线，从而对存储单元执行第一状态验证操作。第一状态验证操作基于第一目标值验证存储单元的第一状态阈值电压，并且还生成第一状态验证操作的失败模式数据。之后将失败模式数据存储至第二锁存器。此外，将第一电平经调整验证电压施加至第一电平验证操作失败了的一部分存储单元的数据线，从而执行第一电平经调整验证操作。
- 用于NAND存储器编程的架构和方法-202080002506.X
- 万维俊 - 长江存储科技有限责任公司
- 2020-09-24 - 2022-09-16 - G11C29/38
- 在一种对存储器件编程的方法当中，将禁止信息存储至第一锁存器结构和第二锁存器结构。将第一状态编程电压施加至存储器件的存储单元的数据线，从而将存储单元编程至第一状态。将第一状态验证电压施加至存储单元的数据线，从而对存储单元执行第一状态验证操作。第一状态验证操作基于第一目标值验证存储单元的第一状态阈值电压，并且还生成第一状态验证操作的失败模式数据。之后将失败模式数据存储至第二锁存器结构。此外，将经调整的第一电平验证电压施加至第一电平验证操作失败了的一部分存储单元的数据线，从而执行经调整的第一电平验证操作。
- 一种可永久性自毁的ATD电路模块-202110149934.1
- 苏泽鑫;李博;宿晓慧;王磊;卜建辉;赵发展;韩郑生 - 中国科学院微电子研究所
- 2021-02-03 - 2022-08-05 - G11C29/38
- 本发明涉及一种可永久性自毁的ATD电路模块，属于芯片数据安全技术领域。ATD电路模块集成于SRAM芯片内部，包括异常检测单元、升压供能单元和ATD逻辑单元。其中，异常检测单元用于检测SRAM芯片受到的威胁操作；升压供能单元作为异常检测单元和ATD逻辑单元的备份电源，并为ATD逻辑单元提供高电压信号；ATD逻辑单元含有电子熔断器，能在接收到高电压信号后熔断，使ATD逻辑单元彻底丧失工作能力。本发明能够在检测到SRAM遭受威胁操作后，对SRAM芯片进行永久性自毁，提高SRAM内部数据的安全性。
- 闪存纠错方法及装置-201910351203.8
- 彭攀来;霍文捷;秦义 - 武汉海康存储技术有限公司
- 2019-04-28 - 2022-08-05 - G11C29/38
- 本申请公开了一种闪存纠错方法及装置，属于固态存储技术领域。本申请实施例提供的一种闪存纠错方法，接收读请求，读请求携带闪存存储器的第一位置的位置标识，用于读取第一位置上存储的数据，当接收到闪存存储器返回的错误指示时，将读请求的多个出错信息添加到多个第一纠错链表中，根据多个第一纠错链表中的出错信息，并行进行纠错。该方法通过将多个出错信息添加到多个第一纠错链表中，对多个第一纠错链表中的出错信息并行纠错，缩短了纠错的时间，提高了纠错效率。
- 闪存纠错方法及装置-201910351232.4
- 彭攀来;霍文捷;秦义 - 武汉海康存储技术有限公司
- 2019-04-28 - 2022-08-02 - G11C29/38
- 本申请公开了一种闪存纠错方法及装置，属于固态存储技术领域。本申请实施例提供的一种闪存纠错方法，接收读请求，读请求携带闪存存储器的第一位置的位置标识，用于读取第一位置上存储的数据，当接收到闪存存储器返回的错误指示时，确定当前出错信息的错误类型，根据错误类型和多个纠错方法，确定纠错方法序列，纠错方法序列包括至少一个纠错方法，通过纠错方法序列，对当前出错信息进行纠错。该方法根据错误类型确定与该错误类型对应的纠错方法序列，不同错误类型的出错信息通过不同的纠错方法序列进行纠错，从而对出错信息进行有针对性的纠错，缩短了纠错的时间，提高了纠错效率。
- 存储器误码率测试系统及其测试方法-202210451533.6
- 蔡欣华 - 长鑫存储技术有限公司
- 2022-04-26 - 2022-07-05 - G11C29/38
- 本公开实施例涉及半导体测试领域，提供一种存储器误码率测试系统及其测试方法，存储器包括存储单元，测试系统包括：控制单元，被配置为向存储单元发送控制命令；测试单元，被配置为：控制控制单元向存储单元发送控制命令，且测试单元向存储单元发送多位数据，其中，存储单元基于控制命令按照预设顺序存储多位数据，测试单元按照预设顺序从存储单元中读取多位数据；测试单元还用于将多位数据在预设顺序中处于相同位置的数据作为目标数据，判断存储至存储单元中的目标数据与从存储单元中读取的目标数据是否相同，以及结合多位数据的总位数，获取存储器的误码率。本公开实施例至少有利于降低存储器误码率的测试成本以及提高误码率的测试准确性。
- 用于验证非易失存储器控制电路的验证装置、系统及方法-202111357654.6
- 李濛;成嵩;胡毅;杜鹏程;姜明刚 - 北京智芯微电子科技有限公司;北京智芯半导体科技有限公司;国网信息通信产业集团有限公司
- 2021-11-16 - 2022-04-12 - G11C29/38
- 本发明实施例提供一种用于验证非易失存储器控制电路的验证装置、系统及方法，属于集成电路技术领域。用于验证非易失存储器控制电路的验证装置基于FPGA芯片设计，且该验证装置包括通用读写接口模块和通用的非易失存储器的核心逻辑模块，所述通用读写接口基于预设的接口逻辑，将所述非易失存储器控制电路发送的操作指令发送至所述通用的非易失存储器的核心逻辑模块，以通过操作指令对所述非易失存储器控制电路进行模拟验证。在对于芯片数据逻辑验证的FPGA仿真系统中，对不同的非易失存储器控制电路进行验证时，不需要更换通用的非易失存储器的核心逻辑模块，仅需要重新设计通用读写接口模块的外围接口逻辑，可以支持全型号的非易失存储单元的仿真验证。
- 一种非易失存储器验证系统及方法-201811595606.9
- 靳家奇;韩飞;宋飞凡;蔡德智;王永成 - 北京兆易创新科技股份有限公司;合肥格易集成电路有限公司
- 2018-12-25 - 2022-03-29 - G11C29/38
- 本发明实施例提供了一种非易失存储器验证系统及方法，该系统包括：测试控制设备、至少一个测试终端，测试终端的处理器用于：通过以太网协议与测试控制设备连接；从测试控制设备下载对应于待验证非易失存储器的测试应用程序；通过测试应用程序接收验证信息；将验证信息分类为验证指令和验证数据；FPGA用于：根据验证指令和验证数据，确定验证逻辑电路；通过验证逻辑电路对待验证非易失存储器进行验证。本发明实施例中，测试控制设备对至少一个测试终端可以实现异步控制，便于协调资源，使得通过测试控制设备和测试终端对待验证非易失存储器进行验证时，能大大提示验证效率。
- 一种非易失存储器验证系统及方法-201811594337.4
- 蔡德智;韩飞;王永成;靳家奇;宋飞凡 - 北京兆易创新科技股份有限公司;合肥格易集成电路有限公司
- 2018-12-25 - 2022-02-18 - G11C29/38
- 本发明实施例提供了一种非易失存储器验证系统及方法，该系统包括：处理器用于：在对待验证非易失存储器进行验证时，接收验证信息；将所述验证信息分类为验证指令和验证数据；FPGA用于：根据所述验证指令和所述验证数据，确定验证逻辑电路；通过所述验证逻辑电路对所述待验证非易失存储器进行验证。本发明实施例中，通过处理器和FPGA两层简单高效的控制层级，可以根据待验证非易失存储器的具体验证信息实时确定出适应的验证逻辑电路，非常适合于非易失存储器芯片设计验证阶段的多变的验证需求，具有较大的便利性与灵活性。
- 用于防止校验位频繁擦写导致EEPROM损坏的方法、装置、存储器及其存储介质-202111304729.4
- 许峰;刘金花;郭宏天;朱鸣岐 - 东风电子科技股份有限公司
- 2021-11-05 - 2022-02-11 - G11C29/38
- 本发明涉及一种用于防止校验位频繁擦写导致EEPROM损坏的方法，其中，所述的方法包括以下步骤：(1)根据实际需求将工作周期内需要频繁更新保存的各个参数进行分组存放，并判断是否满足触发条件；(2)根据各组参数的变化情况计算相应的数据校验位，以存放到EEPROM中。本发明还涉及一种相应的装置、处理器及其计算机可读存储介质，针对频繁保存参数的写入次数不超过EEPROM刷写次数，但是校验位却超过极限值被写坏的场景，在车载仪表中合理设置软件分层延时保存策略以及合理的分组参数占用EEPROM空间策略，在既能够保证数据可靠性的前提下，又能够有效的保证在EEPROM空间有限的情况下不写坏EEPROM，相较于现有技术而言，具有较大的可利用率。
- 存储器子系统中具有减少的编程干扰的短编程验证恢复-202110654996.8
- H-Y·陈;Y·董 - 美光科技公司
- 2021-06-11 - 2021-12-17 - G11C29/38
- 本申请案涉及存储器子系统中具有减少的编程干扰的短编程验证恢复。存储器装置中的控制逻辑在所述存储器装置上启动编程操作，所述编程操作包括编程阶段、编程恢复阶段、编程验证阶段和编程验证恢复阶段。所述控制逻辑进一步使负电压信号在所述编程操作的所述编程验证恢复阶段期间被施加到所述存储器装置的数据块的第一多个字线，其中所述第一多个字线中的每一个耦合到所述数据块中的存储器单元串中的第一多个存储器单元的对应存储器单元，所述第一多个字线包括与所述编程操作相关联的所选择字线以及邻近于所述所选择字线的一或多个数据字线。
- 一种硬盘上线检测方法与装置-202110857760.4
- 寇耀飞;王志豪;周明伟;江文龙;罗心 - 浙江大华技术股份有限公司
- 2021-07-28 - 2021-10-01 - G11C29/38
- 一种硬盘上线检测方法与装置，所述方法包括：数据节点获取待上线硬盘中的校验信息；所述校验信息包括集群信息和/或集群信息标识；所述集群信息标识用于标记所述集群信息，所述集群信息包括所述数据节点当前所处集群的信息；所述数据节点根据所述校验信息对所述待上线硬盘进行校验；如果校验通过，硬盘上线。通过这种方式，可以保证存储集群的数据安全，有效提升了存储系统的可用性和可靠性。
- 一种eMMC的调试方法和装置-201810225756.4
- 王玺;丁尔刚 - 北京兆易创新科技股份有限公司
- 2018-03-19 - 2021-07-27 - G11C29/38
- 本发明提供了一种eMMC的调试方法和装置。应用于智能终端，所述方法包括：接收调试命令信息；其中，所述调试命令信息至少包括命令序号、命令参数和数据传输路径；所述命令序号对应读写、擦除、获取状态中的一种调试操作；根据所述调试命令信息生成标准格式的eMMC命令；调用预设接口将所述eMMC命令发送到eMMC，以使所述eMMC响应所述eMMC命令。通过本发明实施例，可以实时向eMMC发送调试命令，无需对eMMC进行断电或拆卸，即可获取eMMC的内部状态数据，避免了由于断电导致的数据丢失或拆卸导致的二次破坏。
- 存储器验证电路以及验证方法-201910263759.1
- 王林飞;韩郑生;罗家俊;刘海南;邢劼思 - 中国科学院微电子研究所
- 2019-04-03 - 2021-07-13 - G11C29/38
- 本发明公开了一种存储器验证电路以及验证方法，所述验证电路包括块译码器和两个以上存储模块，每个存储模块包括行译码器、列译码器以及存储阵列，每个存储阵列包括呈阵列排布的存储单元，属于相同存储阵列的存储单元相同，属于不同存储阵列的存储单元不同；块译码器用于对块地址信号进行译码，以选通一个存储模块中的行译码器和列译码器；行译码器用于对行地址信号进行译码，以选通所述行译码器所在存储模块中的存储阵列的一行存储单元；列译码器用于对列地址信号进行译码，以选通所述列译码器所在存储模块中的存储阵列的一列存储单元。本发明提供的存储器验证电路和验证方法，能够提高存储器验证的验证效率、降低存储器验证的验证成本。
- 智能存储器装置测试资源-202011496987.2
- G·D·哈默 - 美光科技公司
- 2020-12-17 - 2021-06-18 - G11C29/38
- 本公开涉及智能存储器装置测试资源。一种存储器装置测试资源包含所述存储器装置测试资源的专用处理装置，所述专用处理装置配置成促进耦合到所述存储器装置测试资源的存储器子系统的存储器装置的测试。所述存储器装置测试资源进一步包含：存储器子系统接口端口，其耦合到所述专用处理装置且配置成将所述存储器装置测试资源耦合到所述处理装置；测试条件组件，其耦合到所述专用处理装置且配置成在所述存储器装置测试资源处产生测试条件；及测试资源监测组件，其耦合到所述专用处理装置且配置成在所述存储器装置测试资源处监测一或多个条件。
- 刷新测试电路及方法-202011260719.0
- 郑淦元 - 华邦电子股份有限公司
- 2020-11-12 - 2021-06-18 - G11C29/38
- 本发明提供一种刷新测试电路及方法。刷新测试电路包括内部时钟产生器、计数器以及地址检测电路。内部时钟产生器传送控制时钟信号至刷新控制器，以产生用于刷新动作的存储库选择信号以及行地址信号。计数器对存储库选择信号的变动进行计数，以产生计数值。地址检测电路检测在刷新动作中行地址信号的值是否依序增加，以产生检测信号。
- 专利分类
