[实用新型]一种容量为32M×32bit的非气密三维封装SDRAM存储器有效
| 申请号： | 201920180108.1 | 申请日： | 2019-01-31 |
| 公开（公告）号： | CN209281891U | 公开（公告）日： | 2019-08-20 |
| 发明（设计）人： | 李晗;余欢 | 申请（专利权）人： | 西安微电子技术研究所 |
| 主分类号： | G11C5/02 | 分类号： | G11C5/02;H01L25/065 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 徐文权 |
| 地址： | 710065 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了本实用新型一种容量为32M×32bit的非气密三维封装SDRAM存储器，结构上利用两层互联印制板作为三维结构堆叠层，将两芯片通过互联印制板焊接互联，将两互联印制板堆叠，形成堆叠体，堆叠体经过灌封、切割、外表面镀金、外表面金属三维立体刻线工艺将两个芯片、两层层间互连印制板、一个引线框架层的引脚接线连接成一个SDRAM存储器，SDRAM基片通过三维封装的形式进行容量的扩展，从而减小其所占用的面积；三维立体结构的设计，实现了在与单层芯片所占面积接近的情况下实现了2倍容量和2倍位宽的扩展。显著减少存储器器件占用PCB板的平面空间，利于系统的小型化。尤其适合应用于有高密度集成、小型化需求的航空、航天领域。 | ||
| 搜索关键词： | 印制板 三维封装 互联 本实用新型 芯片 堆叠体 气密 占用 三维立体结构 存储器器件 高密度集成 外表面金属 航天领域 平面空间 三维结构 三维立体 引线框架 堆叠层 互连 单层 镀金 堆叠 灌封 减小 接线 刻线 两层 位宽 引脚 焊接 切割 航空 应用 | ||
【主权项】：
1.一种容量为32M×32bit的非气密三维封装SDRAM存储器，其特征在于，包括两个互联印制板(2)和两个容量均为32M×16bit的SDRAM芯片(1)，一个SDRAM芯片(1)与一个互联印制板(2)为一组，SDRAM芯片(1)设置于互联印制板(2)下侧，SDRAM芯片(1)的引脚与互联印制板(2)的引脚电气连接；每个互联印制板(2)的上侧设有与互联印制板(2)下侧设置的SDRAM芯片(1)引脚连接的层间内引线(3)，两个均设有SDRAM芯片(1)的互联印制板(2)堆叠设置，最下层互联印制板(2)下端设有引线框架(5)，引线框架(5)的插槽内固定有外引线(7)，互联印制板(2)和引线框架(5)通过灌封胶(4)灌封，灌封胶(4)将SDRAM芯片(1)、互联印制板(2)和引线框架(5)全部包裹在内，灌封胶(4)外层设有外部金属镀化层引线(6)，层间内引线(3)与外引线(7)通过外部金属镀化层引线(6)连通。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所，未经西安微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201920180108.1/，转载请声明来源钻瓜专利网。
- 上一篇：计算机硬盘的散热装置
- 下一篇：电源调节电路及存储器
- 同类专利
- 一种具有保护壳的内存条-201920461214.7
- 余溥 - 深圳市亿储电子有限公司
- 2019-04-08 - 2019-11-12 - G11C5/02
- 本实用新型提供一种具有保护套的内存条，包括内存条线路板、内存条线路板底部的插接部、护壳，所述护壳包裹在内存条线路板上，其中，所述护壳底部设置有用于打开和关闭插接部的端盖。本实用新型的内存条在不小心摔落时，不仅可以采用护套将内存条线路板进行保护，同时还可以采用前端盖和后端盖将内存条线路板底部插接部进行保护，做到全方位保护。
- 三维存储器中的子块停用-201480010813.7
- 何昌万 - 美光科技公司
- 2014-02-27 - 2019-10-15 - G11C5/02
- 一些实施例涉及与存储器单元的块相关联的设备及方法。存储器单元的所述块可包含存储器单元的两个或两个以上子块。此一子块可包括存储器单元的垂直串，其包含选择晶体管。一种设备可包含子块停用电路。所述子块停用电路可包含内容可寻址存储器。所述内容可寻址存储器可接收包含块地址及子块地址的地址。如果所述所接收的地址包含与标记子块相关联的所述块地址及所述子块地址，那么所述内容可寻址存储器可输出信号以停用所述标记子块。所述子块停用电路可进一步包含多个驱动器以基于所述信号而驱动所述选择晶体管中的一或多者。本发明还描述其它设备及方法。
- 包括彼此间隔开的凸块阵列的存储器和包括其的电子装置-201910125511.9
- 秋喆焕;宋雄哉 - 三星电子株式会社
- 2019-02-20 - 2019-08-27 - G11C5/02
- 一种存储器装置包括：缓冲器管芯，其包括在平行于缓冲器管芯的下表面的第一方向上彼此间隔开的第一凸块阵列和第二凸块阵列；第一存储器管芯，通过多个第一硅通孔堆叠在缓冲器管芯上且包括存储体；和第二存储器管芯，通过多个第二硅通孔堆叠在第一存储器管芯上且包括存储体。第一凸块阵列提供给在第一存储器管芯和第二存储器管芯与第一处理器之间通信的第一信道。第二凸块阵列提供给在第一存储器管芯和第二存储器管芯与第二处理器之间通信的第二信道，且第一信道和第二信道彼此独立，使得分配给第一信道的存储体仅由第一处理器而非第二处理器通过第一信道访问，且分配给第二信道的存储体仅由第二处理器而非第一处理器通过第二信道访问。
- 具有均匀图案的磁性随机存取存储器(MRAM)布局-201610983547.7
- 李康和;金泰焕;李霞;金正丕;升·H·康 - 高通股份有限公司
- 2011-10-10 - 2019-08-27 - G11C5/02
- 本申请涉及具有均匀图案的磁性随机存取存储器(MRAM)布局。大型存储器阵列包含大小均匀的虚位胞元以及有效位胞元的均匀图案。大型存储器阵列内的子阵列由所述虚位胞元分离。信号分配电路形成有对应于所述虚位胞元的宽度或高度的宽度或高度，使得所述信号分配电路占据与所述虚位胞元相同的占用面积而不会破坏所述大型阵列上的所述均匀图案。与标准大小位胞元大小类似或比标准大小位胞元大的边缘虚胞元可放置在所述大型阵列的边缘周围以进一步减小图案负载影响。
- 一种动态随机存储器的架构-201910275295.6
- 吴君;张学渊;朱光伟 - 苏州汇峰微电子有限公司
- 2019-04-08 - 2019-08-23 - G11C5/02
- 本发明公开了一种存储器的架构，具体地说是一种低功耗双数据速率动态随机存取存储器(LPDDR)。属于存储器设计技术领域。目的是提供一种低功耗双数据速率动态随机存取存储器(LPDDR)的架构。该架构具有8个或更多的存储块、命令块、输入输出块、数据通路等。每个存储块的第一子块和第二子块位于NxN阵列中,其中N是一个偶数,其中第一子块位于NxN阵列的前半部分,其中第二子块位于NxN阵列的后半部分。每个存储块的第一子块和第二子块位于阵列中心位置的左右对称的位置，使得输入输出块访问每个存储块的距离基本相同，最终不同存储块的数据读写命令的功耗可以更低、更好预测、更加对称。
- 一种支持多元存储配置的存储器-201910275320.0
- 吴君;张学渊;朱光伟 - 苏州汇峰微电子有限公司
- 2019-04-08 - 2019-08-23 - G11C5/02
- 本发明涉及一种存储器，更具体地说，涉及一种支持多元存储配置的存储器。目的是提供一种支持多元存储配置的存储器，包括：多元存储器配置模式；一种选项选择逻辑用于选择多元存储配置模式之一来操作存储器。键合焊盘被输入到选项选择逻辑的输入端。键合焊盘可配置为缺省选择模式，用来选择多元存储配置模式之一来操作存储器。因此，本发明可以在同一系统中支持多种存储器配置模式，而无需选择不同的产品。从而，没必要使用各种存储器来匹配不同的系统。
- 一种容量为32M×32bit的非气密三维封装SDRAM存储器-201920180108.1
- 李晗;余欢 - 西安微电子技术研究所
- 2019-01-31 - 2019-08-20 - G11C5/02
- 本实用新型公开了本实用新型一种容量为32M×32bit的非气密三维封装SDRAM存储器，结构上利用两层互联印制板作为三维结构堆叠层，将两芯片通过互联印制板焊接互联，将两互联印制板堆叠，形成堆叠体，堆叠体经过灌封、切割、外表面镀金、外表面金属三维立体刻线工艺将两个芯片、两层层间互连印制板、一个引线框架层的引脚接线连接成一个SDRAM存储器，SDRAM基片通过三维封装的形式进行容量的扩展，从而减小其所占用的面积；三维立体结构的设计，实现了在与单层芯片所占面积接近的情况下实现了2倍容量和2倍位宽的扩展。显著减少存储器器件占用PCB板的平面空间，利于系统的小型化。尤其适合应用于有高密度集成、小型化需求的航空、航天领域。
- 对制造相关的数据讹误错误具有缩减暴露的存储器-201811494686.9
- 姜郁成;K.E.克里斯;R.阿加瓦尔;J.B.哈尔伯特 - 英特尔公司
- 2018-12-07 - 2019-07-23 - G11C5/02
- 描述了一种由存储器来执行的方法。所述方法包含与从与第二子字线结构关联的第二激活列读出第二比特同时地从与第一子字线结构关联的第一激活列读出第一比特。方法也包含提供在突发读取序列的不同读取字内的相同第一比特位置的第一比特，以及提供在突发读取序列的不同读取字内的相同第二比特位置的第二比特。
- 固态驱动设备-201811171781.5
- 金智龙;金修仁;张铭烈 - 三星电子株式会社
- 2018-10-09 - 2019-06-18 - G11C5/02
- 提供了一种固态驱动(SSD)设备，所述SSD设备包括：主体，包括基体板和沿着基体板的外围延伸的侧壁，所述侧壁包括从基体板的上表面突出的上侧壁和从基体板的下表面突出的下侧壁；第一封装基底模块，容纳在由基体板的上表面和上侧壁限定的区域中；第二封装基底模块，容纳在由基体板的下表面和下侧壁限定的区域中，其中，上侧壁的高度大于下侧壁的高度。
- 具有垂直串驱动器瓦片架构的分布式块选择的存储器装置-201811305871.9
- E·N·李 - 美光科技公司
- 2018-11-05 - 2019-05-24 - G11C5/02
- 本发明揭示具有垂直串驱动器瓦片架构的分布式块选择的存储器装置。所述存储器装置可包含具有多个瓦片对的第一平面，其中所述第一平面的所述瓦片对中的至少一些包含分布式块选择电路及页缓冲电路。另一存储器装置可包含存储器阵列及阵列下CMOS区。至少一些瓦片区可包含遍及所述CUA区分布的块选择电路的总量的部分、位于所述存储器阵列外部的垂直串驱动器及与所述存储器阵列耦合的页缓冲电路。另一存储器装置可包含第一瓦片对，所述第一瓦片对包含第一瓦片、第二瓦片、介于所述第一瓦片与所述第二瓦片之间的第一垂直串驱动器、占大于所述第一瓦片对的区域的50％的第一页缓冲区及分布式块选择电路的第一部分。
- 一种三维存储器读出电路及读出方法-201710092925.7
- 雷宇;陈后鹏;宋志棠 - 中国科学院上海微系统与信息技术研究所
- 2017-02-21 - 2019-05-14 - G11C5/02
- 本发明提供一种三维存储器读出电路及读出方法，包括：读参考电路，产生一个可以快速区分读低阻态单元电流和读高阻态单元电流的读参考电流；以及灵敏放大器。读参考电路包括参考单元、位线匹配模块、字线匹配模块和传输门寄生参数匹配模块。本发明针对三维存储器在平面和垂直方向的寄生效应和漏电，在读参考电流中引入对位线寄生参数、漏电和传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，消除了伪读取现象，减小了读出时间；且适用范围广、读出正确率高。
- 具有多存储晶粒储存装置及识别方法-201811564840.5
- 邹高向 - 惠州TCL移动通信有限公司
- 2018-12-20 - 2019-04-16 - G11C5/02
- 本发明是有关于一种具有多存储晶粒储存装置及其识别方法，应用于内嵌式设备中具有多存储晶粒储存装置，其中内嵌式设备具有处理单元以及同步动态随机存取内存存储器，包括以下步骤：设置内存时序对照表及动态随机存取存储器型号映像对照表，储存于同步动态随机存取内存存储器，通过处理单元确认具有多存储晶粒储存装置的通用输入输出引脚数量，通过处理单元预载初始通用输入输出引脚电平后，依据组合电平信息，取得动态随机存取存储器型号，取得动态随机存取存储器的内存时序编号，以及依据内存时序编号初始化动态随机存取存储器完成识别。
- 集成电路储存器-201821177365.1
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-07-24 - 2019-02-05 - G11C5/02
- 本实用新型提供了一种集成电路存储器。由于集成电路存储器的组合存储单元具有相互补偿的多个存储子单元(包括第一存储子单元和第二存储子单元)，从而在对组合存储单元执行读取操作时，可利用多个存储子单元对共同连接的位线进行充电，以确保位线的电平值达到所需的读取电平值，进而可使存储数据能够从组合存储单元中被成功读取出。即，本实用新型提供的集成电路存储器其组合存储单元具备自我补偿功能，能够实现多位元信号传递(例如，双位元信号传递)，有利于保障组合存储单元的读取性能。
- 三维半导体器件及其制造方法-201810918723.8
- 朴镇泽;金森宏治;朴泳雨;李载悳 - 三星电子株式会社
- 2014-01-10 - 2019-01-11 - G11C5/02
- 根据发明构思的示例实施方式，一种三维半导体器件，包括：存储单元阵列，包括可以三维布置的存储单元，该存储单元阵列包括在平面图中的左侧和其对面的右侧、以及顶侧和其对面的底侧；至少一个字线解码器，邻近于存储单元阵列的左侧和右侧中的至少一个；页面缓冲器，邻近于存储单元阵列的底侧；和串选择线解码器，邻近于存储单元阵列的顶侧和底侧之一。
- 可双插的内存条-201710478567.3
- 田帅 - 老河口市第四中学
- 2017-06-22 - 2019-01-01 - G11C5/02
- 本发明提供一种可双插的内存条，所述的内存条的上下两端各设有一排金属触点，当其中一排出现氧化或是接触不良时，可以拨下来调换到另一端上使用，这样即能正常工作，又不会丢掉浪费。
- 具有区域译码器的阵列架构-201510502922.7
- 李明修;洪俊雄;王典彦 - 旺宏电子股份有限公司
- 2015-08-17 - 2018-12-18 - G11C5/02
- 本发明公开了一种具有区域译码器的阵列架构，该阵列架构包括：多条第一信号线；以及多个子阵列，共享这些第一信号线。各子阵列包括：一第二信号线；多条第三信号线；多条第四信号线；多个区域译码器，位于这些第一信号线、该第二信号线与这些第三信号线的各交叉处；以及多个阵列单元，位于这些第一信号线、这些第三信号线与这些第四信号线的各交叉处。这些区域译码器的个别控制端由这些第一信号线所构成。响应于这些第一信号线与该第二信号线的一选择情况，这些区域译码器的一选择这些第三信号线之一。
- 具有单元-可选择的字线译码的非易失性3D存储器-201580003589.3
- T.彦;R.E.朔伊尔莱茵 - 桑迪士克科技有限责任公司
- 2015-03-23 - 2018-11-30 - G11C5/02
- 存储器元件的三维阵列形成在位于半导体基板之上的不同距离处的平面的多个层之上。存储器元件的每一个可由在平面中的字线(WL)和局部位线访问。三维阵列包括通过多个层的平面的柱线(331,332)的二维阵列。柱线为用作局部位线的第一类型(331)，以及通过将各个存储器元件(348)预置到永久的低电阻状态以用于连接专门访问各个字线的第二‑类型的柱线而提供对字线的访问的第二类型(332)。在基板上的金属线的阵列可切换地连接到垂直位线以提供对局部位线和字线的访问。
- 用于混合存储器的系统、方法和装置-201510062141.0
- D·邓宁;B·卡斯珀;R·穆尼;M·曼苏里;J·E·若斯 - 英特尔公司
- 2010-12-10 - 2018-10-26 - G11C5/02
- 本发明的实施例总体上针对一种用于混合存储器的系统、方法和装置。在一个实施例中，混合存储器可以包括封装衬底。该混合存储器还可以包括附着到封装衬底的第一侧的混合存储缓冲器芯片。高速输入/输出(HSIO)逻辑支持与处理器的HSIO接口。混合存储器还包括用于支持在HSIO接口上的分组处理协议的分组处理逻辑。另外，混合存储器还具有垂直地堆叠在混合存储缓冲器上的一个或多个存储器瓦片。
- 一种基于VPX单槽结构的存储模块-201820205367.0
- 杨桥 - 国蓉科技有限公司
- 2018-02-06 - 2018-10-26 - G11C5/02
- 本实用新型公开了一种基于VPX单槽结构的存储模块，基于6U VPX标准卡板，板卡上安装有FPGA、PowerPC、电源芯片和板间连接器，PowerPC通过FPGA外挂SSD存储组，所述SSD存储组包括16个通过SATA3.0数据线与FPGA连接的SSD固态硬盘，每片SSD固态硬盘的容量为1T，16个拆除外壳的SSD固态硬盘通过柔性印制板与板间连接器连接并叠层设置在一个槽位空间内；所述FPGA通过PCIe3.0数据线连接PowerPC。本实用新型基于VPX单槽结构的6Gb/s存储模块在一个标准6U 5HP槽位内实现16TB存储容量和6Gb/s数据读写带宽。
- 一种Android嵌入式设备的内存模组及其实现方法-201810310030.0
- 李璐 - 烽火通信科技股份有限公司
- 2018-04-09 - 2018-10-16 - G11C5/02
- 本发明公开了一种Android嵌入式设备的内存模组及其实现方法，该内存模组包括：多个内存颗粒槽位、四组配置跳线以及与CPU连接的硬件接口；其中，所述内存颗粒槽位中插入内存颗粒，且每个插入的所述内存颗粒的参数相同；根据插入内存颗粒槽位的内存颗粒参数，四组配置跳线分别选择接通与其匹配的相应配置。本发明将Android嵌入式设备内存模组化，并通过跳线适配原板载内存的电路配置，使内存的电路接口与CPU的电路接口分开，屏蔽内存颗粒带来的控制信号、地址管脚等的配置差异，在不更改电路的情况下，实现对Android嵌入式设备内存不同型号间的兼容替换，简化了整机的硬件设计，节约成本，提高灵活性以及生产效率。
- 固态硬盘-201820280930.0
- 孙武源 - 广州商科信息科技有限公司
- 2018-02-27 - 2018-10-09 - G11C5/02
- 本实用新型涉及一种固态硬盘，包括散热板，散热板设有多个；散热层，散热层设有至少一个，一个散热层设于相邻的两个散热板之间；硬盘线路板，硬盘线路板设于相邻的两个散热板之间，硬盘线路板的板边还设有硬盘接口；及连接件，连接件用于将散热板和硬盘线路板连接为一体、并形成固态硬盘。通过呈间距设置的多个散热板，提高了固态硬盘的散热能力，散热层的设置更便于将硬盘线路板工作中产生的热量传输至外侧的散热板并向外扩散，进而起到更好的散热技术效果，提高固态硬盘的散热性能，延长固态硬盘使用寿命。
- 一种LPDDR芯片以及兼容设计电路板-201820336663.4
- 卢浩;王景阳;李志雄 - 深圳市江波龙电子有限公司
- 2018-03-12 - 2018-09-28 - G11C5/02
- 本实用新型属于移动通信领域，公开了一种LPDDR芯片以及兼容设计电路板，LPDDR芯片的基板外表面设置有LPDDR晶粒引脚和满足eMMC协议物理规范的eMMC引脚，LPDDR晶粒引脚与LPDDR晶粒电连接，eMMC引脚不与LPDDR晶粒电连接；LPDDR芯片的兼容设计电路板上处理器放置区与第一存储芯片放置区之间具有第一连接线，处理器放置区与开关元件放置区之间具有第二连接线，开关元件放置区与第一存储芯片放置区之间具有第三连接线，开关元件放置区与第二存储芯片放置区之间具有第四连接线；通过放置在开关元件放置区的开关元件实现兼容eMCP芯片和分离式设计。本实用新型可以使处理器放置区通过开关元件连通第一存储芯片放置区或第二存储芯片放置区，实现了兼容eMCP或者分离式设计的电路板。
- 一种LPDDR芯片以及兼容设计电路板-201820337209.0
- 卢浩;王景阳;李志雄 - 深圳市江波龙电子有限公司
- 2018-03-12 - 2018-09-28 - G11C5/02
- 本实用新型属于移动通信领域，公开了LPDDR芯片以及一种兼容设计电路板，LPDDR芯片的基板外表面设置有LPDDR晶粒引脚和满足eMMC协议物理规范的eMMC引脚，LPDDR晶粒引脚与LPDDR晶粒电连接，eMMC引脚不与LPDDR晶粒电连接；LPDDR芯片的兼容设计电路板上设置有处理器芯片放置区、第一存储芯片放置区以及第二存储芯片放置区；所述处理器芯片放置区与所述第一存储芯片放置区之间具有第一连接线和第二连接线，所述第一存储芯片放置区与所述第二存储芯片放置区之间具有第三连接线。本实用新型使处理器芯片放置区通过第二连接线、第一存储芯片放置区和第三连接线连通第二存储芯片放置区，实现了兼容eMCP或者分离式设计的电路板。
- 一种LPDDR芯片以及兼容设计电路板-201810199800.9
- 卢浩;王景阳;李志雄 - 深圳市江波龙电子有限公司
- 2018-03-12 - 2018-09-25 - G11C5/02
- 本发明属于移动通信领域，公开了一种LPDDR芯片以及兼容设计电路板，LPDDR芯片的基板外表面设置有LPDDR晶粒引脚和满足eMMC协议物理规范的eMMC引脚，LPDDR晶粒引脚与LPDDR晶粒电连接，eMMC引脚不与LPDDR晶粒电连接；LPDDR芯片的兼容设计电路板上处理器放置区与第一存储芯片放置区之间具有第一连接线，处理器放置区与开关元件放置区之间具有第二连接线，开关元件放置区与第一存储芯片放置区之间具有第三连接线，开关元件放置区与第二存储芯片放置区之间具有第四连接线；通过放置在开关元件放置区的开关元件实现兼容eMCP芯片和分离式设计。本发明可以使处理器放置区通过开关元件连通第一存储芯片放置区或第二存储芯片放置区，实现了兼容eMCP或者分离式设计的电路板。
- 三维闪存存储器系统-201380060290.2
- H.V.特兰;H.Q.阮;M.雷滕 - 硅存储技术公司
- 2013-10-09 - 2018-09-14 - G11C5/02
- 本发明公开了一种三维闪存存储器系统。
- 一种基于VPX单槽结构的存储模块-201810118974.8
- 杨桥 - 国蓉科技有限公司
- 2018-02-06 - 2018-06-12 - G11C5/02
- 本发明公开了一种基于VPX单槽结构的存储模块，基于6U VPX标准卡板，板卡上安装有FPGA、PowerPC、电源芯片和板间连接器，PowerPC通过FPGA外挂SSD存储组，所述SSD存储组包括16个通过SATA3.0数据线与FPGA连接的SSD固态硬盘，每片SSD固态硬盘的容量为1T，16个拆除外壳的SSD固态硬盘通过柔性印制板与板间连接器连接并叠层设置在一个槽位空间内；所述FPGA通过PCIe3.0数据线连接PowerPC。本发明基于VPX单槽结构的6Gb/s存储模块在一个标准6U 5HP槽位内实现16TB存储容量和6Gb/s数据读写带宽。
- 用于存储器装置的模块-201710660044.0
- 余华鑫;谢豪泰 - 台湾积体电路制造股份有限公司
- 2017-08-04 - 2018-04-03 - G11C5/02
- 本发明实施例是关于一种用于存储器装置的模块，其包含高速电压节点、预充电电路及交叉耦合电路。所述预充电电路包含经配置以将存储器装置的互补第一线及第二线预充电到源极电源的电平的预充电器。所述交叉耦合电路经配置以将所述第一线及所述第二线中的一者拉到高于所述源极电压电平的所述高速电压节点处的高速电压的电平。因而，可按高速读取所述存储器装置的存储器单元。
- 半导体器件-201710893854.0
- 高桥弘行 - 瑞萨电子株式会社
- 2017-09-27 - 2018-04-03 - G11C5/02
- 一种半导体器件，其能够降低功耗。在该半导体器件中，半导体芯片堆叠在基底芯片上。堆叠的芯片包括作为第一组的n个直通硅通孔以及作为第二组的m个直通硅通孔。在第一组和第二组的每个中，通过移位循环法耦合直通硅通孔，其中下部芯片的第1至第(n‑1)(第(m‑1))个直通硅通孔分别与上部芯片的第2至第n(第m)个直通硅通孔耦合，且下部芯片的第1至第n(第m)个直通硅通孔与上部芯片的第1个直通硅通孔耦合。n和m仅具有一个公约数。借助通过第一组的直通硅通孔传送的第一选择信号以及通过第二组的直通硅通孔传送的第二选择信号的组合控制堆叠半导体芯片的激活。
- 利用存储模块上的分布式字节缓冲器的系统和方法-201510483986.7
- 李铉;雅耶斯·R·巴克塔 - 奈特力斯股份有限公司
- 2010-07-01 - 2018-02-06 - G11C5/02
- 本发明提供一种使用一个或多个存储模块的存储系统和方法。存储模块(400)包括多个存储装置(412)以及一个控制器(430)，所述控制器(430)经配置以从系统存储控制器(420)接收控制信息(440)，并产生模块控制信号(442)。所述存储模块进一步包括多个电路，例如字节缓冲器(416)，所述电路经配置以选择性地将所述多个存储装置与所述系统控制器隔离。所述电路可响应于所述模块控制信号而运行，以便将写入数据从所述系统存储控制器驱动到所述多个存储装置，并将来自所述多个存储装置的读出数据合并到所述系统存储控制器中。所述电路分布在彼此隔开的对应位置上。
- 堆叠存储器体系结构中的单独微通道电压域-201180076440.X
- A.谢菲尔;R.萨拉斯瓦特 - 英特尔公司
- 2011-12-23 - 2018-02-06 - G11C5/02
- 本文涉及堆叠存储器体系结构中的单独微通道电压域。存储器装置的实施例包括含有一个或更多个耦合的存储器管芯的存储器栈和与存储器栈耦合的逻辑芯片，其中，存储器栈的第一存储器管芯包括多个微通道，逻辑芯片包括存储器控制器。每个微通道包括单独的电压域，并且为多个微通道的每个微通道控制电压电平。
- 专利分类
