[发明专利]具有以间距间隔开的漏极选择栅极电极的三维存储器器件及其制造方法在审
| 申请号： | 201880041368.9 | 申请日： | 2018-05-17 |
| 公开（公告）号： | CN110770912A | 公开（公告）日： | 2020-02-07 |
| 发明（设计）人： | J·凯;J·阿尔斯梅尔;S·亚达;A·赛;S·长峰;T·奥里莫托;T·张 | 申请（专利权）人： | 闪迪技术有限公司 |
| 主分类号： | H01L29/66 | 分类号： | H01L29/66;H01L27/1157;H01L27/11582 |
| 代理公司： | 11245 北京纪凯知识产权代理有限公司 | 代理人： | 赵志刚 |
| 地址： | 美国德*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种存储器堆叠结构阵列，所述存储器堆叠结构阵列延伸穿过衬底上方的绝缘层和导电层的交替堆叠。包括圆筒形电极部分的漏极选择层级组件阵列在所述交替堆叠上方形成为具有与所述存储器堆叠结构阵列相同的周期性。可将所述漏极选择层级组件用作自对准模板来在一对相邻的漏极选择层级组件之间形成包括介电材料的漏极选择层级隔离条带。另选地，圆筒形电极部分可形成在每个存储器堆叠结构的上部部分周围。在形成所述漏极选择层级隔离条带之后，在圆筒形电极部分上形成条带电极部分。 | ||
| 搜索关键词： | 层级 漏极 存储器 堆叠结构 圆筒形电极 交替堆叠 隔离条 绝缘层 介电材料 条带电极 延伸穿过 组件阵列 导电层 自对准 衬底 | ||
【主权项】：
1.一种三维存储器器件，包括：/n绝缘层和导电层的交替堆叠，所述绝缘层和所述导电层的所述交替堆叠定位在衬底上方；/n存储器堆叠结构阵列，所述存储器堆叠结构阵列延伸穿过所述交替堆叠并且被布置成沿第一水平方向延伸且沿第二水平方向间隔开的行，其中每一个所述存储器堆叠结构包括存储器膜以及接触所述存储器膜的内侧壁的存储器层级沟道部分；/n漏极选择层级组件阵列，所述漏极选择层级组件阵列覆盖所述交替堆叠并且具有与沿所述第一水平方向和所述第二水平方向的所述存储器堆叠结构阵列相同的周期性，其中每一个所述漏极选择层级组件包括接触相应存储器层级沟道部分的漏极选择层级沟道部分；/n漏极选择栅极电极，所述漏极选择栅极电极横向围绕漏极选择层级组件的相应行；和/n漏极选择层级隔离条带，所述漏极选择层级隔离条带包括至少一个介电材料并且位于一对相邻的漏极选择栅极电极之间。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于闪迪技术有限公司，未经闪迪技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880041368.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种在位生长介质层作为帽层的HEMT结构及其制作方法-201911031483.0
- 王晓亮;李百泉;肖红领 - 北京华进创威电子有限公司;中国科学院半导体研究所
- 2019-10-28 - 2020-02-07 - H01L29/66
- 本发明公开了一种在位生长介质层作为帽层的HEMT结构，该HEMT结构从下至上依次包括：SiC衬底、成核层、缓冲层、沟道层、插入层、势垒层、盖帽层和介质层；其中，所述介质层为SiN层，其厚度不超过300μm；本发明还公开了该HEMT结构的制作方法。本发明则采用在位生长的方式制作SiN介质层，在高真空度的MOCVD腔室内，直接在HEMT结构材料的表面生长介质层，可以有效地避免因为分布沉积介质层所引入的颗粒玷污。
- 具有以间距间隔开的漏极选择栅极电极的三维存储器器件及其制造方法-201880041368.9
- J·凯;J·阿尔斯梅尔;S·亚达;A·赛;S·长峰;T·奥里莫托;T·张 - 闪迪技术有限公司
- 2018-05-17 - 2020-02-07 - H01L29/66
- 本发明提供了一种存储器堆叠结构阵列，所述存储器堆叠结构阵列延伸穿过衬底上方的绝缘层和导电层的交替堆叠。包括圆筒形电极部分的漏极选择层级组件阵列在所述交替堆叠上方形成为具有与所述存储器堆叠结构阵列相同的周期性。可将所述漏极选择层级组件用作自对准模板来在一对相邻的漏极选择层级组件之间形成包括介电材料的漏极选择层级隔离条带。另选地，圆筒形电极部分可形成在每个存储器堆叠结构的上部部分周围。在形成所述漏极选择层级隔离条带之后，在圆筒形电极部分上形成条带电极部分。
- 半导体量子芯片-201920623000.5
- 李海欧;井方铭;王柯;罗刚;王桂磊;郭国平 - 中国科学技术大学
- 2019-04-30 - 2020-01-31 - H01L29/66
- 一种半导体量子芯片包括：衬底(101)；纯化硅层(102)，其形成在衬底(101)上；二氧化硅层(103)，其形成在纯化硅层(102)上，二氧化硅层(103)上开设有至少五个离子注入区域(200)，至少五个离子注入区域(200)设有欧姆接触窗口，欧姆接触窗口制备有欧姆接触电极(300)；绝缘层(400)，其形成在二氧化硅层(103)上，裸露出欧姆接触电极；顶层金属电极(500)，其形成在绝缘层(400)上。该芯片中高质量纯化硅的应用，提升了半导体量子芯片的性能。
- 将FINFET CMOS器件与嵌入式非易失性存储器单元集成的方法-201780032086.8
- C-S.苏;J-W.杨;M-T.吴;C-M.陈;H.V.陈;N.杜 - 硅存储技术公司
- 2017-04-18 - 2019-12-24 - H01L29/66
- 本发明公开了一种形成具有在平面衬底表面上方的存储器单元和在鳍形衬底表面部分上方的FinFET逻辑器件的存储器器件的方法，所述方法包括在所述衬底的存储器单元部分中的先前形成的浮栅、擦除栅、字线多晶硅和源极区上方形成保护层，接着在所述衬底的所述表面中形成鳍片并沿着所述鳍片在所述衬底的逻辑部分中形成逻辑门，然后去除所述保护层并完成在所述衬底的所述存储器单元部分中从所述字线多晶硅形成字线栅以及漏极区。
- 一种电压调控纯自旋流多路分接器-201610542883.8
- 赵巍胜;粟傈;林晓阳 - 北京航空航天大学
- 2016-07-11 - 2019-12-06 - H01L29/66
- 本发明涉及一种电压调控纯自旋流多路分接器，其特征在于：包括栅电压结构、自旋沟道及基底；其中，栅电压结构包括栅电极和绝缘层材料两个部分；栅电压结构具体为三类电压控制结构：顶栅电压控制、背栅电压控制和双栅电压控制。本发明实现电压调控纯自旋流的分配，有以下优势：通过电压调控，代替传统磁场改变自旋信号中产生的能量损耗，降低器件的功耗；通过调控电压大小，实现不同沟道自旋电阻的大小改变，控制纯自旋流的分配，实现多路分接器的可重构性；作为可重构逻辑电路的基本单元，简化自旋逻辑电路的设计，提高了电路集成度，便于工艺与制作加工；除了纯自旋流逻辑电路，本发明还可用于自旋流调制器等新型自旋逻辑应用领域。
- 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法-201611183875.5
- 尹晓雪;张亮 - 琦星智能科技股份有限公司
- 2016-12-20 - 2019-12-06 - H01L29/66
- 本发明涉及一种用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法，所述可重构偶极子天线包括GeOI衬底、天线臂、同轴馈线和直流偏置线，所述天线臂由多个GaAs/Ge/GaAs SPiN二极管串构成，所述GaAs/Ge/GaAs SPiN二极管串的制备方法包括：选取GeOI衬底；刻蚀所述GeOI衬底的顶层Ge层以形成第一沟槽和第二沟槽；在所述第一沟槽和所述第二沟槽内淀积GaAs材料；对所述第一沟槽内的GaAs材料进行P型离子注入形成P型有源区，对所述第二沟槽内的GaAs材料进行N型离子注入形成N型有源区；在所述P型有源区和所述N型有源区表面形成引线孔并溅射金属形成GaAs/Ge/GaAs SPiN二极管依次首尾相连构成的所述GaAs/Ge/GaAs SPiN二极管串；本发明实施例能够制备适用于高性能天线的GaAs/Ge/GaAs SPiN二极管串。
- 专利分类
