[发明专利]超小单元尺寸纵向超结半导体器件的制造方法

摘要

本发明涉及一种超小单元尺寸纵向超结半导体器件的制造方法，该方法采用利用硬掩模层在第一导电类型半导体基板上进行深沟槽刻蚀；淀积一层第二导电类型外延层；再进行各向异性刻蚀，去除深沟槽底部外延层；进行第一导电类型杂质注入；淀积第一导电类型外延层填充深沟槽；对半导体基板第一主表面进行平坦化，并去除硬掩模层，深沟槽侧壁的第二导电类型外延层构成纵向超结结构的第二导电类型柱，第一导电类型基板和第一导电类型外延层分别构成第一导电类型第一柱和第一导电类型第二柱。本方法制造的超结结构，可以在不增加工艺难度的情况下，大幅度缩小超结结构的单元尺寸，同时打破现有工艺能力对第二导电类型柱宽度的限制。

主权项

一种超小单元尺寸纵向超结半导体器件的制造方法，其特征是，包括如下步骤：（1）提供具有第一主表面（001）及与第一主表面（001）相对应的第二主表面（002）的第一导电类型半导体基板；（2）在半导体基板的第一主表面（001）上淀积一层硬掩膜层（11），刻蚀硬掩膜层（11）形成多个硬掩膜开口（12），硬掩膜开口（12）延伸至第一主表面（001），硬掩膜开口（12）的宽度为W1，相邻硬掩膜开口（12）的间距为W2；（3）刻蚀硬掩膜开口（12）内的第一主表面（001），在第一主表面（001）上形成多个深沟槽（13），所述深沟槽（13）从第一主表面（001）沿半导体基板厚度方向延伸至半导体基板内部；所述深沟槽（13）侧壁与半导体基板沿厚度方向上的倾角a介于0～10度之间，深沟槽（13）底部宽度为W3；（4）在第一主表面（001）淀积一层厚度为W4的第二导电类型外延层， W4<1/2×W3；（5）在第一主表面（001）上进行刻蚀，去除深沟槽（13）底部的第二导电类型外延层；保留深沟槽（13）侧壁上的第二导电类型外延层；（6）在半导体第一主表面（001）进行第一导电类型杂质注入；在深沟槽（13）底部形成第一导电类型补偿区；（7）在第一主表面（001）淀积第一导电类型外延层，第一导电类型外延层填满深沟槽（13）；（8）对第一主表面（001）进行平坦化处理，去除第一主表面（001）上的第一导电类型外延层和硬掩模层（11）；深沟槽（13）侧壁的第二导电类型外延层形成超结结构的第二导电类型柱，深沟槽（13）侧部的第一导电类型基板和第一导电类型外延层分别构成第一导电类型第一柱和第一导电类型第二柱。