[发明专利]SRAM器件及其制造方法有效

申请号：	201611081243.8	申请日：	2016-11-30
公开（公告）号：	CN108122912B	公开（公告）日：	2019-09-27
发明（设计）人：	李勇	申请（专利权）人：	中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
主分类号：	H01L27/11	分类号：	H01L27/11;H01L29/49;H01L21/8244
代理公司：	北京集佳知识产权代理有限公司 11227	代理人：	高静;吴敏
地址：	201203 ***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：	一种SRAM器件及其制造方法，制造方法包括：在上拉晶体管区以及下拉晶体管区的部分基底上形成栅介质层；在栅介质层上形成第一功函数层；刻蚀去除所述下拉晶体管区的第一功函数层；在剩余第一功函数层以及下拉晶体管区上形成第二功函数层，所述第二功函数层的材料为P型功函数材料；在所述上拉晶体管区的剩余第二功函数层侧壁以及剩余第一功函数层侧壁上形成扩散阻挡层；在所述扩散阻挡层上、上拉晶体管区的第二功函数层顶部上以及下拉晶体管区的栅介质层上形成第三功函数层，所述第三功函数层的材料为N型功函数材料；在所述第三功函数层上形成栅电极层。本发明改善SRAM器件的电学参数失配，优化形成的SRAM器件的电学性能。
搜索关键词：	功函数层下拉晶体管上拉晶体管栅介质层扩散阻挡层侧壁制造电学参数电学性能栅电极层基底刻蚀去除失配优化
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种SRAM器件的制造方法，其特征在于，包括：提供基底，所述基底包括相邻接的上拉晶体管区以及下拉晶体管区；在所述上拉晶体管区以及下拉晶体管区的部分基底上形成栅介质层；在所述栅介质层上形成第一功函数层，所述第一功函数层的材料为P型功函数材料；刻蚀去除所述下拉晶体管区的第一功函数层；在剩余第一功函数层以及下拉晶体管区上形成第二功函数层，所述第二功函数层的材料为P型功函数材料；刻蚀去除所述下拉晶体管区的第二功函数层；在所述上拉晶体管区的剩余第二功函数层侧壁以及剩余第一功函数层侧壁上形成扩散阻挡层；在所述扩散阻挡层上、上拉晶体管区的第二功函数层顶部上以及下拉晶体管区的栅介质层上形成第三功函数层，所述第三功函数层的材料为N型功函数材料；在所述第三功函数层上形成栅电极层。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201611081243.8/，转载请声明来源钻瓜专利网。

同类专利

双端口SRAM的制造方法和双端口SRAM-201910742963.1
发明人：郭新 -专利权人：上海华力集成电路制造有限公司
申请日： 2019-08-13 - 公布日： 2019-11-01 - 主分类号： H01L27/11
摘要：本发明涉及双端口SRAM的制造方法和双端口SRAM，涉及半导体集成电路制造方法，在双端口SRAM的制造过程中，通过在“N型轻掺杂源漏离子注入工艺”之后进行“去除P型器件的栅极结构和N型器件的栅极结构表层的硬掩模层”的工艺，使在N型轻掺杂源漏离子注入工艺前，确保由硬掩模层作为包覆层，利用该包覆层降低多晶硅电阻，进一步提升读电流，达到改善读电流的效果，进而改善SRAM单元读操作的不匹配性，从而有效的提高SRAM器件性能，增大良率窗口。

鳍式半导体器件的形成方法-201610006596.5
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-01-06 - 公布日： 2019-11-01 - 主分类号： H01L27/11
摘要：一种鳍式半导体器件的形成方法，包括：提供包括电路区和存储区的衬底，电路区和存储区的衬底表面分别具有鳍部；在衬底表面形成隔离层，隔离层表面低于鳍部的顶部表面；在隔离层和鳍部表面形成介质层，存储区的介质层内具有横跨鳍部的第一沟槽，第一沟槽暴露出存储区的部分鳍部侧壁和顶部表面，电路区的介质层内具有横跨鳍部的第二沟槽，第二沟槽暴露出电路区的部分鳍部侧壁和顶部；在第一沟槽底部的鳍部侧壁和顶部上形成第一栅介质层；在第二沟槽底部的鳍部侧壁和顶部上、以及第一栅介质层表面形成第二栅介质层；之后，在第一沟槽内形成第一栅极，在第二沟槽内形成第二栅极。减少鳍式半导体器件内的漏电流，提高鳍式半导体器件的稳定性。

半导体结构及其形成方法-201510051756.3
发明人：李勇;居建华 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-01-30 - 公布日： 2019-11-01 - 主分类号： H01L27/11
摘要：一种半导体结构及其形成方法，其中，半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括SRAM区域，所述SRAM区域包括第一PMOS区域和第一NMOS区域；在第一PMOS区域的半导体衬底上形成第一栅极结构，所述第一栅极结构包括第一功函数层；在第一NMOS区域的半导体衬底上形成第二栅极结构，所述第二栅极结构包括第二功函数层；所述第一功函数层与所述第二功函数层的材料相同。采用本发明减小后续形成的半导体结构产生的失配几率，提高了后续形成的半导体结构的良率。

SRAM器件及其制造方法-201611082508.6
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-11-30 - 公布日： 2019-11-01 - 主分类号： H01L27/11
摘要：一种SRAM器件及其制造方法，制造方法包括：在上拉晶体管区以及下拉晶体管区的部分基底上形成栅介质层；在栅介质层上形成第一功函数层；刻蚀去除下拉晶体管区的第一功函数层；在剩余第一功函数层以及下拉晶体管区上形成第二功函数层，第二功函数层的材料为P型功函数材料；刻蚀去除下拉晶体管区的第二功函数层；在上拉晶体管区的第二功函数层顶部上、上拉晶体管区的剩余第二功函数层侧壁以及剩余第一功函数层侧壁上、以及下拉晶体管区的栅介质层上形成第三功函数层，第三功函数层的材料为N型功函数材料；在第三功函数层上形成栅电极层。本发明改善了上拉晶体管与下拉晶体管之间的电学参数失配，优化了形成的SRAM器件的电学性能。

一种SRAM器件及其电子装置-201510156122.4
发明人：张弓 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-04-03 - 公布日： 2019-10-25 - 主分类号： H01L27/11
摘要：本发明提供一种SRAM器件及其电子装置，所述SRAM器件具有由多个SRAM单元构成的矩阵结构，所述SRAM单元包括至少一PG晶体管、至少一PD晶体管和至少一PU晶体管，其中所述PG晶体管的鳍片沟道的表面晶向为[110]；所述PD晶体管和所述PU晶体管的鳍片沟道的表面晶向为[100]。根据本发明，在提升所述SRAM的静态噪声容限和写容限的同时，不增加制备所述SRAM的工艺难度。

一种半导体器件及其制备方法、电子装置-201510673706.9
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2015-10-16 - 公布日： 2019-10-25 - 主分类号： H01L27/11
摘要：本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有PMOS和存储器NMOS，在所述PMOS和所述存储器NMOS中形成有去除环绕鳍片的虚拟栅极之后形成的凹槽；步骤S2：在所述凹槽中曝露出的所述PMOS和所述存储器NMOS的所述鳍片上形成高K介电层和第一覆盖层；步骤S3：在所述PMOS的所述第一覆盖层上形成第二覆盖层和第一功函数层；步骤S4：对所述存储器NMOS的所述第一覆盖层进行扩散停止离子注入，以形成扩散停止层，防止离子的扩散。本发明所述方法可以防止所述存储器NMOS中的Al扩散至所述PMOS栅极，以提高半导体器件的性能和良率。

一种SRAM及其制造方法、电子装置-201510086298.7
发明人：张弓;王颖倩 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-02-17 - 公布日： 2019-10-25 - 主分类号： H01L27/11
摘要：本发明提供一种SRAM及其制造方法、电子装置，所述SRAM包括至少一PG晶体管，其中所述PG晶体管的源区和漏区具有不同的掺杂浓度，所述PG晶体管的制造方法包括：提供半导体衬底，在半导体衬底上形成有鳍片，在鳍片的两端形成有隔离结构；在鳍片的一端形成第一凹槽，并在第一凹槽中外延生长高掺杂浓度外延层；在鳍片的另一端形成第二凹槽，并在第二凹槽中外延生长低掺杂浓度外延层；在鳍片的两侧及顶部形成栅极结构。根据本发明，在不改变PU、PD和PG的数量关系的前提下，可以有效提升所述SRAM的静态噪声容限和写容限。

一种半导体器件及其制造方法和电子装置-201510019318.9
发明人：张弓 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-01-14 - 公布日： 2019-10-25 - 主分类号： H01L27/11
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该半导体器件包括SRAM单元，其中所述SRAM单元包括：作为上拉晶体管的第一PMOS晶体管和第二PMOS晶体管、作为下拉晶体管的第一NMOS晶体管和第二NMOS晶体管、以及作为传输门晶体管的第三NMOS晶体管和第四NMOS晶体管，其中，在每个所述传输门晶体管中，源极和漏极相对于栅极结构非对称设置。本发明的半导体器件由于包括的SRAM单元中的传输门晶体管的源极和漏极相对于栅极结构非对称设置，因此相对于现有技术具有更好的读噪声容限和写噪声容限。本发明的半导体器件的制造方法用于制造上述半导体器件，制得的半导体器件同样具有上述优点。本发明的电子装置包括上述半导体器件，同样具有上述优点。

静态随机存取存储器及其制造方法-201510711341.4
发明人：梁义忠;黄振浩;刘立伟;黄汉屏 -专利权人：力晶积成电子制造股份有限公司
申请日： 2015-10-28 - 公布日： 2019-10-11 - 主分类号： H01L27/11
摘要：本发明公开一种静态随机存取存储器及其制造方法，该静态随机存取存储器包括第一反相器、第二反相器、第一通道栅晶体管及第二通道栅晶体管。第一反相器包括第一上拉晶体管与第一下拉晶体管。第二反相器包括第二上拉晶体管与第二下拉晶体管。第一反相器和第二反相器呈交互耦合连接。第一通道栅晶体管的漏极耦接于第一反相器的输出端，第一通道栅晶体管的源极耦接于第一位线。第二通道栅晶体管的漏极耦接于第二反相器的输出端，第二通道栅晶体管的源极耦接于第二位线。第一上拉晶体管与第二上拉晶体管为设置于元件隔离结构上的镶嵌型晶体管。

半导体结构及其制造方法-201611001696.5
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-11-11 - 公布日： 2019-09-27 - 主分类号： H01L27/11
摘要：一种半导体结构及其制造方法，方法包括：提供基底，包括N型和P型逻辑区、上拉晶体管区和传送门晶体管区，N型逻辑区包括用于形成第一N型器件的第一N型阈值电压区、用于形成第二N型器件的第二N型阈值电压区，第一N型器件小于第二N型器件阈值电压；P型逻辑区包括用于形成第一P型器件的第一P型阈值电压区、用于形成第二P型器件的第二P型阈值电压区，第一P型器件大于第二P型器件阈值电压；形成栅介质层；在栅介质层上形成第一功函数层；去除第一P型阈值电压区和上拉晶体管区第一功函数层；在第一功函数层和栅介质层上形成第二功函数层；去除第一N型阈值电压区和传送门晶体管区的第一、第二功函数层。本发明提高SRAM写入冗余度。

SRAM器件及其制造方法-201611081243.8
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-11-30 - 公布日： 2019-09-27 - 主分类号： H01L27/11
摘要：一种SRAM器件及其制造方法，制造方法包括：在上拉晶体管区以及下拉晶体管区的部分基底上形成栅介质层；在栅介质层上形成第一功函数层；刻蚀去除所述下拉晶体管区的第一功函数层；在剩余第一功函数层以及下拉晶体管区上形成第二功函数层，所述第二功函数层的材料为P型功函数材料；在所述上拉晶体管区的剩余第二功函数层侧壁以及剩余第一功函数层侧壁上形成扩散阻挡层；在所述扩散阻挡层上、上拉晶体管区的第二功函数层顶部上以及下拉晶体管区的栅介质层上形成第三功函数层，所述第三功函数层的材料为N型功函数材料；在所述第三功函数层上形成栅电极层。本发明改善SRAM器件的电学参数失配，优化形成的SRAM器件的电学性能。

半导体器件及其形成方法-201611082506.7
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-11-30 - 公布日： 2019-09-27 - 主分类号： H01L27/11
摘要：一种半导体器件及其形成方法，形成方法包括：形成栅介质层；在栅介质层上形成第一功函数层；在第一功函数层上形成第二功函数层；去除第二P型阈值电压区、第二N型阈值电压区以及第一下拉晶体管区的第二功函数层；去除第二N型阈值电压区以及第一下拉晶体管区的第一功函数层；在剩余第二功函数层上、第二P型阈值电压区的第一功函数层上、第二N型阈值电压区和第一下拉晶体管区的栅介质层上形成第三功函数层，第三功函数层的厚度小于第一功函数层的厚度；去除第一N型阈值电压区、第二下拉晶体管区、通道栅晶体管区的第三功函数层以及第二功函数层；在露出的第一功函数层、第三功函数层上形成第四功函数层。本发明改善半导体器件的读取冗余度。

电子器件和电子系统-201822173827.9
发明人： T·沙玛;T·罗伊;S·库马尔 -专利权人：意法半导体国际有限公司
申请日： 2018-12-24 - 公布日： 2019-09-27 - 主分类号： H01L27/11
摘要：本公开涉及电子器件和电子系统。该电子器件包括：具有半导体衬底的双端口位存储器单元，所述半导体衬底具有第一有源区。所述第一有源区包括：第一位线节点；第一存储器单元节点；第一电源线节点；第二存储器单元节点；以及第一反相位线节点。根据本公开的实施例能够改善与在存储器单元上执行读取操作相关联的RC时间常数。

具有堆叠的位单元的静态随机存取存储器-201610719405.X
发明人：郭大鹏;卡洛斯·H·迪亚兹;王志豪;让-皮埃尔·科林格 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-25 - 公布日： 2019-09-24 - 主分类号： H01L27/11
摘要：提供了一种静态随机存取存储器(SRAM)。SRAM包括多个位单元。每个位单元包括第一反相器、与第一反相器交叉连接的第二反相器、连接在第一反相器和位线之间的第一传输门晶体管和连接在第二反相器和互补位线之间的第二传输门晶体管。位单元分成多个顶部层单元和多个底部层单元，并且底部层单元的每个设置在单独的顶部层单元下面。顶部层单元的第一反相器设置在衬底内的对应的底部层单元的第二反相器上，并且顶部层单元的第二反相器设置在衬底内的对应的底部层单元的第一反相器上。本发明实施例涉及具有堆叠的位单元的静态随机存取存储器。

集成电路结构-201811075644.1
发明人：林祐宽;杨昌达;王屏薇;赵高毅;王美匀 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-14 - 公布日： 2019-08-23 - 主分类号： H01L27/11
摘要：本公开实施例提供一种集成电路结构，包括：第一栅极，覆盖主动区域中的第一通道区域；第一晶体管，包括第一通道区域、第一源极区域、第一漏极区域、及第一栅极；导电接点，直接连接第一晶体管的第一漏极区域；第二栅极，与第一栅极相隔，第二栅极覆盖第二通道区域；第二晶体管，包括第二通道区域、第二源极区域、第二漏极区域、及第二栅极；导电导孔，直接连接第二栅极；扩大导电导孔，覆盖导电接点及导电导孔，使彼此电性连接，扩大导电导孔从导电接点至导电导孔于一平面延伸；及第一电性绝缘层，包围扩大导电导孔。

半导体存储器件-201811488402.5
发明人：新居浩二;薮内诚 -专利权人：瑞萨电子株式会社
申请日： 2018-12-06 - 公布日： 2019-07-19 - 主分类号： H01L27/11
摘要：为了提供地址访问时间较快的半导体存储器件。半导体存储器件包括多个存储单元和耦合至存储单元的字线。字线在第一方向上延伸。每个存储单元均包括在与第一方向相交的第二方向上延伸的栅电极。

集成电路结构及其电性连接方法-201610497093.2
发明人： B·A·安德松;E·J·诺瓦克 -专利权人：格罗方德半导体公司
申请日： 2016-06-29 - 公布日： 2019-07-05 - 主分类号： H01L27/11
摘要：本发明涉及集成电路结构及其电性连接方法，其实施例提供集成电路(integrated circuit；IC)结构以及电性连接多个IC结构的方法。依据本发明的实施例的一种IC结构可包括：第一导电区；与该第一导电区横向隔开的第二导电区；形成于该第一导电区上方并与其接触的第一垂直取向半导体鳍片；形成于该第二导电区上方并与其接触的第二垂直取向半导体鳍片；以及与各该第一垂直取向半导体鳍片及该第二导电区接触的第一栅极，其中，该第一栅极包括：与该第一垂直取向半导体鳍片接触的基本水平的部分，以及与该第二导电区接触的基本垂直的部分。

具有改进的访问电阻的双端口存储器单元-201811584367.7
发明人： T·沙玛;T·罗伊;S·库马尔 -专利权人：意法半导体国际有限公司
申请日： 2018-12-24 - 公布日： 2019-07-02 - 主分类号： H01L27/11
摘要：本公开的实施例涉及具有改进的访问电阻的双端口存储器单元。本公开涉及双端口静态随机存取存储器(SRAM)单元的电路布局。存储器单元包括在衬底中的有源区，其中在有源区上具有多晶硅栅电极以限定存储器单元的晶体管。通过将第一端口的有源区定位为与第二端口的有源区相对并且将电源线节点固定在存储器单元的中央部分，八晶体管(8T)存储器单元布局包括减小的纵横比和非多晶硅位线放电路径布线。

半导体结构及其形成方法-201510631720.2
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-09-29 - 公布日： 2019-07-02 - 主分类号： H01L27/11
摘要：一种半导体结构及其形成方法，其中半导体结构包括：基底；位于第一区域部分基底表面的第一栅极结构，第一栅极结构包括第一功函数层；位于第二区域部分基底表面的第二栅极结构，第二栅极结构包括第二功函数层，第二功函数层的功函数类型与第一功函数层的功函数类型不同；位于第三区域基底表面的绝缘层，绝缘层覆盖第一栅极结构侧壁表面、第二栅极结构侧壁表面；位于第一栅极结构顶部表面、第二栅极结构顶部表面以及绝缘层顶部表面的上层介质层；位于上层介质层内的开口，开口底部暴露出第一金属栅极顶部、第二金属栅极顶部以及绝缘层顶部；填充满开口的导电层，导电层与第一金属栅极以及第二金属栅极电连接。本发明改善了半导体结构的电学性能。

半导体器件及其制备方法-201510348852.4
发明人：李敏 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-06-19 - 公布日： 2019-07-02 - 主分类号： H01L27/11
摘要：本发明揭示了一种半导体器件的制备方法，包括：提供一衬底，所述衬底上形成有至少一栅极，所述栅极包括依次并排排列的第一区域、第二区域以及第三区域，所述栅极上依次形成有第一掩膜层和第二掩膜层，所述栅极的部分侧壁形成有侧墙；在所述衬底和栅极的表面制备一多晶硅层；去除所述第一区域和第二区域上的所述多晶硅层，去除所述第一区域上的第二掩膜层，并暴露出所述第一区域上的第一掩膜层；去除所述第一区域上的第一掩膜层；在所述第一区域的上表面形成第一硅化物，并使得所述多晶硅层形成第二硅化物。本发明还公开了一种半导体器件。本发明提供的半导体器件及其制备方法能够有效地减少或避免静态随机存储器的短路。

半导体器件及其制造方法-201410446019.9
发明人：玄灿顺;安明圭;权虞埈 -专利权人：爱思开海力士有限公司
申请日： 2014-09-03 - 公布日： 2019-06-25 - 主分类号： H01L27/11
摘要：一种半导体器件包括：层间电介质，其被层叠且彼此间隔开；沟道层，其穿通层间电介质；线图案区，每个线图案区包围沟道层的侧壁以设置在层间电介质之间；阻挡图案，其沿着每个线图案区的表面和沟道层的侧壁形成；防反应图案，其沿着每个线图案区的第一区的表面形成在阻挡图案上，第一区与沟道层相邻；保护图案，其在防反应图案上填充在第一区中；以及第一金属层，其填充在每个线图案区的第二区中。

半导体元件-201711294348.6
发明人：何万迅;邢溯 -专利权人：联华电子股份有限公司
申请日： 2017-12-08 - 公布日： 2019-06-18 - 主分类号： H01L27/11
摘要：一种半导体元件，具有静态随机存取存储单元，静态随机存取存储单元包括第一、二P型金属氧化物半导体晶体管，形成于基底中N‑阱线区上方。第一、二N型金属氧化物半导体晶体管形成于基底中第一P‑阱线区上方，在N‑阱线区的第一边。第三、四N型金属氧化物半导体晶体管，形成于基底中第二P‑阱线区上方，在N‑阱线区的第二边。第一栅极线连接第一P型金属氧化物半导体晶体管与第一N型金属氧化物半导体晶体管的栅极。第二栅极线连接第二N型金属氧化物半导体晶体管的栅极。第三栅极线连接第二P型金属氧化物半导体晶体管与第三N型金属氧化物半导体晶体管的栅极。第四栅极线连接第四N型金属氧化物半导体晶体管的栅极。第一、三N栅极线是L形状。

静态随机存储器及其制造方法-201711306021.6
发明人：王楠 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2017-12-11 - 公布日： 2019-06-18 - 主分类号： H01L27/11
摘要：本申请公开了一种静态随机存储器及其制造方法，涉及半导体技术领域。静态随机存储器包括：在衬底上的第一组鳍片，包括间隔开的用于第一上拉晶体管的第一鳍片、用于第二上拉晶体管的第二鳍片、用于第一通过栅晶体管和第一下拉晶体管的第三鳍片、用于第二通过栅晶体管和第二下拉晶体管的第四鳍片；在衬底上的至少一个伪鳍片，每个伪鳍片对应至少一个鳍片且与对应的鳍片相邻；在每个鳍片上的栅极结构；在每个栅极结构两侧的鳍片中的第一和第二凹陷；在至少一个伪鳍片中的第三凹陷；在每个第一、第二和第三凹陷中分别外延形成的第一、第二和第三外延区，每个第三外延区和对应的鳍片中的第一或第二外延区合并为合并外延区；及在合并外延区上的接触件。

半导体器件-201811311113.8
发明人：李峭蒑;金锡勋;梁裕信;李承勋;崔珉姬 -专利权人：三星电子株式会社
申请日： 2018-11-06 - 公布日： 2019-06-18 - 主分类号： H01L27/11
摘要：公开了一种半导体器件，该半导体器件包括：衬底，该衬底包括从衬底的顶表面垂直地突出的第一有源图案；以及填充形成在第一有源图案的上部上的第一凹部的第一源极/漏极图案。该第一源极/漏极图案包括第一半导体图案和位于第一半导体图案上的第二半导体图案。第一半导体图案具有第一面、第二面和当第一面和第二面彼此会合时限定的第一角边缘。该第二半导体图案覆盖第一半导体图案的第一面和第二面并暴露第一角边缘。

用以降低布局面积的存储器位单元-201610274376.0
发明人： J·金;M·拉希德 -专利权人：格罗方德半导体公司
申请日： 2016-04-28 - 公布日： 2019-06-18 - 主分类号： H01L27/11
摘要：本发明涉及用以降低布局面积的存储器位单元，具体揭示在不具有局部互连层而具有改进的光刻适印性的情况下以小型化位单元设置SRAM位单元的方法以及实现方法。实施例包括：在M1层中设置第一颜色结构，包括第一字线、第一位线、第二位线、第一接地线、第二接地线、第二锁存线或其组合，其中，该第一颜色结构包括比端边长的侧边；在该M1层中设置第二颜色结构，包括第二字线、第一电源线、第二电源线、第一锁存线或其组合，其中，该第二颜色结构包括比端边长的侧边；以及形成包括该第一颜色结构及该第二颜色结构的位单元，其中，相邻端边包括第一颜色结构端边与第二颜色结构端边。

静态随机存取存储器-201510900831.9
发明人：永井享浩 -专利权人：力晶科技股份有限公司
申请日： 2015-12-09 - 公布日： 2019-06-14 - 主分类号： H01L27/11
摘要：本发明公开一种静态随机存取存储器，包括至少一个静态随机存取存储单元。静态随机存取存储单元的栅极布局包括第一至第四条状掺杂区、凹入式栅极线、第一栅极线及第二栅极线。第一至第四条状掺杂区依序设置于基底中且彼此分离。凹入式栅极线相交于第一至第四条状掺杂区。第一至第四条状掺杂区在与凹入式栅极线的相交处断开。第一栅极线相交于第一条状掺杂区与第二条状掺杂区。第一条状掺杂区与第二条状掺杂区在与第一栅极线的相交处断开。第二栅极线相交于第三条状掺杂区与第四条状掺杂区。第三条状掺杂区与第四条状掺杂区在与第二栅极线的相交处断开。

包含SRAM的集成电路及其形成方法-201410185171.6
发明人： A·瑟哈德里;S·普伦兹;R·麦克马伦 -专利权人：德克萨斯仪器股份有限公司
申请日： 2014-05-05 - 公布日： 2019-06-07 - 主分类号： H01L27/11
摘要：本发明涉及一种在位单元阵列中具有不间断的栅控第一多晶硅和第一触点图案的SRAM联阱。一种包括SRAM(302)的集成电路(300)，其可使用一个或更多个用于集成电路的元件例如栅极(346)和触点(364)的周期性光刻图案形成，周期性光刻图案在SRAM单元中具有交替的线和间隔的配置。在两个相对侧上具有SRAM单元的包括联阱(306)和/或衬底抽头(308)的条行SRAM(304)被配置，使得交替的线和间隔的配置贯穿包括联阱和衬底抽头的区是连续的。

静态随机存取存储器结构-201811288073.X
发明人：张峰铭;包家豪;洪连嵘;王屏薇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-31 - 公布日： 2019-06-04 - 主分类号： H01L27/11
摘要：本公开实施例提供静态随机存取存储器结构。静态随机存取存储器结构包括复数第一井区、复数第二井区、一第三井区、复数第一井拾取区、复数第二井拾取区以及复数存储器单元。第一井区具有第一掺杂类型并形成在半导体基底内。第二井区具有第二掺杂类型并形成在半导体基底内。第一井区与第二井区为交错排列。第三井区具有第二掺杂类型并形成在半导体基底内。第三井区是相邻于第二井区。第一井拾取区形成在第一井区内。第二井拾取区形成在第三井区内。第二井拾取区是由第三井区以及第二井区所共享。存储器单元形成在第一井区与第二井区上。

一种SRAM器件及其电子装置-201510157884.6
发明人：张弓 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-04-03 - 公布日： 2019-05-17 - 主分类号： H01L27/11
摘要：本发明提供一种SRAM器件及其电子装置，所述SRAM器件具有由多个SRAM单元构成的矩阵结构，所述SRAM单元包括至少一并联连接的第一PU晶体管和第二PU晶体管，其中所述第一PU晶体管包括控制栅，所述控制栅的栅极连接到写字线WWL；所述第二PU晶体管包括工作栅，所述工作栅连接到字线WL。根据本发明，在不增加PU晶体管的鳍片的数量且增加PD晶体管和PG晶体管的鳍片的数量的前提下，有效提升所述SRAM器件写容限的同时，改善数据保持稳定性，对静态噪声容限没有影响。

具有垂直器件的双端口SRAM单元结构-201510569365.0
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-09-09 - 公布日： 2019-04-23 - 主分类号： H01L27/11
摘要：本发明描述了一种双端口SRAM单元。在实施例中，单元包括第一和第二下拉晶体管、第一和第二上拉晶体管以及第一至第四传输门晶体管。每一个晶体管都包括：第一源极/漏极区域，位于有源区域中；沟道，延伸至有源区域之上；以及第二源极/漏极区域，位于沟道之上。通过第一有源区域电耦合下拉晶体管的第一源极/漏极区域。通过第二有源区域电耦合上拉晶体管的第一源极/漏极区域。第一和第二栅电极分别围绕第一和第二下拉和上拉晶体管的沟道。第一下拉、第一上拉以及第一和第三传输门晶体管的第二源极/漏极区域电耦合至第二栅电极。第二下拉、第二上拉以及第二和第四传输门晶体管的第二源极/漏极区域电耦合至第一栅电极。本发明还提供了具有垂直器件的双端口SRAM单元结构。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]SRAM器件及其制造方法有效

专利文献下载