[发明专利]半导体器件的制造方法有效

专利信息
申请号: 201610559720.0 申请日: 2016-07-15
公开(公告)号: CN106469672B 公开(公告)日: 2021-12-24
发明(设计)人: 筱原正昭;德光成太 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L21/762 分类号: H01L21/762;H01L21/336;H01L21/8238;H01L27/11517
代理公司: 北京市金杜律师事务所 11256 代理人: 李辉;董典红
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体器件的制造方法,包括以下步骤:形成多个栅电极;在多个栅电极之上形成第一绝缘膜,使得第一绝缘膜嵌入在多个栅电极之间的空间中;在第一绝缘膜之上形成第二绝缘膜;在第二绝缘膜之上形成第三绝缘膜;在第三绝缘膜之上形成感光图案;使用感光图案作为掩膜来执行刻蚀,以形成延伸通过第一绝缘膜至第三绝缘膜并且到达半导体衬底的沟槽;去除感光图案;使用暴露的第三绝缘膜作为掩膜来执行刻蚀以将沟槽延伸到半导体衬底中;去除第三绝缘膜和第二绝缘膜;以及在沟槽中并在第一绝缘膜之上形成第四绝缘膜。
搜索关键词: 半导体器件 制造 方法
【主权项】:
一种半导体器件的制造方法,包括以下步骤:在半导体衬底的主表面之上形成多个栅电极;在所述栅电极之上形成第一绝缘膜,使得所述第一绝缘膜嵌入在所述栅电极之间的空间中;在所述第一绝缘膜之上形成由与所述第一绝缘膜的材料不同的材料制成的第二绝缘膜;在所述第二绝缘膜之上形成由与所述第二绝缘膜的材料不同的材料制成的第三绝缘膜;在所述第三绝缘膜之上形成感光图案;使用所述感光图案作为掩膜来执行刻蚀,以形成延伸通过所述第一绝缘膜至所述第三绝缘膜并且到达所述半导体衬底的沟槽;去除所述感光图案,使得暴露所述第三绝缘膜;使用暴露的所述第三绝缘膜作为掩膜来执行刻蚀,以将所述沟槽延伸到所述半导体衬底中;去除所述第三绝缘膜和所述第二绝缘膜;以及在所述沟槽中并在所述第一绝缘膜之上形成第四绝缘膜,使得在所述沟槽中形成中空空间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610559720.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top