“深圳市国微电子有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果166个，建议您升级VIP下载更多相关专利

[发明专利]降压稳压电路及供电设备-CN202310851155.5在审
发明人：鲍言锋;宁源;王艳东;刘云龙 -专利权人： 深圳市国微电子有限公司
申请日： 2023-07-11 - 公布日： 2023-10-27 - 主分类号： G05F1/56 文献下载
摘要：本申请涉及集成电路技术。本申请的目的是要提供一种降压稳压电路及供电设备，旨在解决传统的降压稳压电路存在使用大量高压管的问题，该降压稳压电路通过降压预调整模块将输入电压钳位至低电平输出给基准模块及线性稳压模块，再通过基准模块根据降压预调整模块的输出向线性稳压模块输出基准电压，线性稳压模块再根据基准电压输出稳定的输出电压。本申请的有益效果是，减少高压管的使用数量。适用于供电设备。
降压稳压电路供电设备

[发明专利]电源电压自适应晶振驱动电路和振荡器-CN202011228208.0有效
发明人：李林旭;赵鹏;宋阳;黄太明;孔凡粤 -专利权人： 深圳市国微电子有限公司
申请日： 2020-11-06 - 公布日： 2023-10-10 - 主分类号： H03K19/0944 文献下载
摘要：本发明适用于晶振技术领域，尤其涉及一种电源电压自适应晶振驱动电路和振荡器，其中，电源电压自适应晶振驱动电路包括滤波转换电路、参考电压电路、电源电压控制电路、反馈电阻和多个驱动电路，电源电压控制电路对供电电压进行电压比较和判断，并根据比较结果输出若干个第一电平信号控制若干个驱动电路开启，以使对应个数的驱动电路启动，进而组合驱动晶振单元，以使晶振单元输出对应大小的时钟信号至后端，多个驱动电路根据供电电压的大小对应开启，并提供匹配的偏置电流，兼容性高，且避免出现过压驱动和欠压驱动问题。
电源电压自适应驱动电路振荡器

[发明专利]单粒子翻转数据的实时分类标记方法及系统、设备-CN202011465432.1有效
发明人：邓玉良;苏通;殷中云;唐越;杨彬;李昂阳;庄伟坚 -专利权人： 深圳市国微电子有限公司
申请日： 2020-12-14 - 公布日： 2023-10-10 - 主分类号： G06F5/06 文献下载
摘要：本发明提供了一种单粒子翻转数据的实时分类标记方法及系统、设备及存储介质，采用一级FIFO和二级FIFO，所述方法包括：判断芯片地址范围和一级FIFO的空满状态，对芯片对应地址的数据进行读取，将数据生成待标记的包文并依次存入所述一级FIFO；判断一级FIFO、二级FIFO的空满状态，将待标记的包文从一级FIFO搬移至二级FIFO；在搬移待标记的包文的过程中，若一级FIFO与二级FIFO的当前地址数据非同时正确或错误时，将二级FIFO中缓存的待标记的包文集中输出并完成类型标记。该方法可以实现试验数据的分类标记和统计，并完成对器件敏感电路模块的分析和重复试验确认，而无需试验后对全片的大量数据逐地址分析、统计，从而节省试验时间、提升单次试验的有效数据产出。
粒子翻转数据实时分类标记方法系统设备

[发明专利]一种3D堆叠芯片的安全认证系统、方法-CN202011527057.9有效
发明人：殷中云;朱晓锐;唐越;郑伟坤;苏通 -专利权人： 深圳市国微电子有限公司
申请日： 2020-12-22 - 公布日： 2023-10-10 - 主分类号： H04L9/40 文献下载
摘要：本发明提供了一种3D堆叠芯片的安全认证系统、方法，安全认证系统包括仲裁器PUF电路和上下堆叠的第一芯片和第二芯片，所述第一芯片和所述第二芯片通过TSV通路关联，仲裁器PUF电路包括两条平行的信号通路，两条所述信号通路的结构对称且在所述信号通路上间隔设置通路选择开关，在通路选择开关之间连接所述TSV通路，两条信号通路连接同一信号输入端，输出端连接仲裁器。本发明基于TSV的制造偏差来设计PUF，利用TSV的RC特性产生不同的激励‑响应数据，够成芯片的唯一“指纹”，使芯片具有不可克隆的特性，提供安全认证功能。
一种堆叠芯片安全认证系统方法

[发明专利]低触发高维持双向SCR防护器件及其工艺方法-CN202110113617.4有效
发明人：杜明;裴国旭;李会羽;董小雨 -专利权人： 深圳市国微电子有限公司
申请日： 2021-01-27 - 公布日： 2023-09-29 - 主分类号： H01L27/02 文献下载
摘要：本发明提供了一种低触发高维持双向SCR防护器件及其工艺方法，该器件包括：衬底，在衬底中由外向内形成的第一阱和第一掩埋层；在第一掩埋层上形成的第一深型阱；在第一深型阱上由外向内依次形成第二、三、四、五阱；在第三、五阱中分别形成的第一、二体区；在第一阱中形成的第一有源区；在第三阱中由外向内形成的第二、三有源区；在第一体区中形成的第四有源区；在第三阱和第四阱的交界处、在第四阱和第五阱的交界处分别形成的第五、第六有源区；在第五阱中形成的第七有源区；在第二体区中形成的第八有源区。本发明提供的SCR器件能够保证端口正常工作在正负压下实现HBM ESD保护能力。
触发维持双向 scr 防护器件及其工艺方法

[发明专利]多电源域无序开启防熔断熔丝电路-CN202310362441.5在审
发明人：贾柱良;吕明;张超建 -专利权人： 深圳市国微电子有限公司
申请日： 2023-03-31 - 公布日： 2023-09-12 - 主分类号： H03K17/687 文献下载
摘要：本申请适用于集成电路技术领域，提供了一种多电源域无序开启防熔断熔丝电路，包括逻辑模块、驱动开关模块和熔丝熔断与读取模块。驱动开关模块分别与逻辑模块和熔丝熔断与读取模块电连接。逻辑模块与第一电源域和第二电源域电连接。驱动开关模块与第三电源域电连接。熔丝熔断与读取模块与第一电源域、第二电源域和第三电源域电连接。逻辑模块、驱动开关模块和熔丝熔断与读取模块均用于接地。在第一电源域、第二电源域和第三电源域以任意顺序开启的过程中，逻辑模块用于向驱动开关模块输出第一逻辑信号。驱动开关模块用于根据第一逻辑信号禁止向熔丝熔断与读取模块发送熔断信号。本申请解决了在多电源域开启顺序随机时可能会误熔断熔丝的问题。
电源无序开启熔断电路

[发明专利]高压使能启动电路及高压降压变换器-CN202310799693.4在审
发明人：谭敏;何明星;闵道刚;孙海艳;刘翔文 -专利权人： 深圳市国微电子有限公司
申请日： 2023-06-30 - 公布日： 2023-09-08 - 主分类号： H02M1/36 文献下载
摘要：本申请涉及开关电源技术。本申请的目的是要提供一种高压使能启动电路及高压降压变换器，旨在解决传统的使能启动电路存在无法满足高压降压变换电路的使能启动需求的问题，该高压使能启动电路包括：使能信号预处理模块用于对输入的使能信号进行预处理后提供给偏置电压产生模块；偏置电压产生模块用于根据预处理电压启动，向偏置电流产生模块输出偏置电压，接收反馈模块的反馈电流，使得其缩短达到稳定输出状态的时间，且产生迟滞电压；偏置电流产生模块用于根据偏置电压启动，输出偏置电流；反馈模块用于根据偏置电流向偏置电压产生模块提供反馈电流。本申请的有益效果是，使得使能信号的输入电压适用范围较宽。适用于使能启动电路。
高压启动电路降压变换器

[发明专利]驱动电路及高压降压变换电路-CN202310799698.7在审
发明人：闵道刚;何明星;蒋卫;孙海艳;王文君 -专利权人： 深圳市国微电子有限公司
申请日： 2023-06-30 - 公布日： 2023-09-08 - 主分类号： H02M1/088 文献下载
摘要：本申请涉及驱动电路技术。本申请的目的是要提供一种驱动电路及高压降压变换电路，旨在解决传统的驱动电路存在上拉驱动管和下拉驱动管被超压击穿的问题，该驱动电路包括功率级驱动电路、控制信号输入模块、第一浮动栅极电压驱动模块、第二浮动栅极电压驱动模块及反馈模块，通过第一浮动栅极电压驱动模块及第二浮动栅极电压驱动模块分别对所述上拉驱动管及下拉驱动管的栅源电压差进行钳位，使得当电源电压大于上拉驱动管和/或下拉驱动管的最大额定工作电压时，也不会出现超压击穿的问题。本申请的有益效果是，避免上拉驱动管和下拉驱动管被超压击穿。适用于驱动电路。
驱动电路高压降压变换

[发明专利]电平转换电路及高压降压变换电路-CN202310802155.6在审
发明人：何明星;闵道刚;谭敏;王文君;于顺琴 -专利权人： 深圳市国微电子有限公司
申请日： 2023-06-30 - 公布日： 2023-09-01 - 主分类号： H03K19/0175 文献下载
摘要：本申请涉及电平转换技术。本申请的目的是要提供一种电平转换电路及高压降压变换电路，旨在解决传统的电平转换电路存在仅能进行固定电平之间的单向转化，因此无法满足高压降压变换电路的电平转换需求的问题，该电平转换电路包括高速脉冲电流型电平转换模块、低速电压型电平转换模块及输出模块；高速脉冲电流型电平转换模块用于根据低压电平脉冲信号控制电流驱动，将低压电平脉冲信号转换为高压域时钟电平信号；低速电压型电平转换模块用于保持所得到的的高压域时钟电平信号；输出模块用于将高压电平时钟信号整合为时钟输出信号。本申请的有益效果是，实现时钟电平之间的高速转换。适用于电平转换电路。
电平转换电路高压降压变换

[发明专利]图像色调映射方法、系统、终端设备及存储介质-CN202310638925.8在审
发明人：王磊;李云;王迎磊;冷鉴霄 -专利权人： 深圳市国微电子有限公司
申请日： 2023-05-31 - 公布日： 2023-08-29 - 主分类号： G06T5/00 文献下载
摘要：本申请适用于图像处理技术领域，提供了一种图像色调映射方法、系统、终端设备及存储介质，方法包括：根据输入图像的亮度数据，确定输入图像的亮度范围；然后将亮度范围划分为多个亮度区间并根据多个亮度区间对亮度数据进行统计，获得初始全局直方图；根据初始全局直方图，获得全局CDF曲线；再将输入图像划分为多个子区域并对每个子区域进行统计，获得第一组局部直方图；然后根据第一组局部直方图，获得对应的第一组局部CDF曲线；根据全局CDF曲线和第一组局部CDF曲线，获得第二组局部CDF曲线；最后根据第二组局部CDF曲线，获取输入图像的目标亮度数据。本申请可以在不出现伪像的情况下有效提升图像动态范围，提高图像质量。
图像色调映射方法系统终端设备存储介质

[发明专利]图像色调映射方法、系统、终端设备及存储介质-CN202310644136.5在审
发明人：李云;王磊;王迎磊;冷鉴霄 -专利权人： 深圳市国微电子有限公司
申请日： 2023-05-31 - 公布日： 2023-08-29 - 主分类号： G06T5/00 文献下载
摘要：本申请适用于图像处理技术领域，提供了一种图像色调映射方法、系统、终端设备及存储介质，其中，方法包括：根据输入图像的亮度数据和位深，将输入图像的亮度范围划分为多个亮度区间并根据多个亮度区间对亮度数据进行统计，获得初始全局直方图；然后根据初始全局直方图，获得目标全局CDF曲线；再将输入图像划分为多个子区域并对每个子区域进行统计，获得目标局部直方图；根据目标局部直方图和目标全局CDF曲线，获得局部CDF曲线；最后根据局部CDF曲线，获取输入图像的目标亮度数据。本申请可以在不出现伪像的情况下有效提升图像动态范围，提高图像质量。
图像色调映射方法系统终端设备存储介质

[发明专利]一种异步存储芯片的验证方法、平台、装置及介质-CN202310645385.6在审
发明人：邱玉泉;何凯;张超建 -专利权人： 深圳市国微电子有限公司
申请日： 2023-05-31 - 公布日： 2023-08-29 - 主分类号： G06F30/398 文献下载
摘要：一种异步存储芯片的验证方法、平台、装置及介质，涉及芯片验证技术领域，上述方法包括：获取待测设备的运行状态；在待测设备处于写状态的情况下，将预设的验证数据写入待测设备的存储单元；确定待测设备处于读状态，且验证数据已写入待测设备的存储单元，则控制待测设备读取存储单元中的数据，并采样待测设备的读取结果，得到采样数据；确定采样数据与验证数据不一致，则生成待测设备验证不通过的信息。本申请通过将验证数据在写状态下先写入待测设备，在读状态下采样待测设备对验证数据的读取结果，并将获得的采样数据与验证数据进行比对，可以提高验证待测设备读写功能的效率。
一种异步存储芯片验证方法平台装置介质

[发明专利]闪存Nand Flash的数据写入方法、装置、电子设备及存储介质-CN202010630955.0有效
发明人：唐越;邓玉良;朱晓锐;殷中云;郑伟坤;李昂阳 -专利权人： 深圳市国微电子有限公司
申请日： 2020-07-03 - 公布日： 2023-08-15 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种闪存Nand Flash的数据写入方法，包括：在接收到编程指令时，获取编辑记录表中Nand Flash芯片的各存储块对应的编辑次数，获取编辑记录表中各存储块对应的编程间隔时间，及获取Nand Flash芯片当前的编程温度；利用各编辑次数、各编程间隔时间及编程温度分别计算各存储块对应的编程优先级系数；根据编程优先级系数的系数值大小确定各存储块中待编程的目标存储块；对目标存储块进行数据写入。通过实施本方案，根据Nand Flash芯片当前的编程温度、各存储块的编辑次数及编程间隔时间计算各存储块的编程优先级系数，根据编程优先级系数确定Nand Flash芯片中的目标存储块，并对目标存储块进行数据写入，可降低Nand Flash芯片的误码率。
闪存 nand flash 数据写入方法装置电子设备存储介质

[发明专利]一种DDR比特延迟对齐方法、装置及存储介质-CN201911151623.8有效
发明人：何凯;王旭亮;孙长江;陈岚 -专利权人： 深圳市国微电子有限公司
申请日： 2019-11-21 - 公布日： 2023-05-23 - 主分类号： G11C11/409 文献下载
摘要：本发明实施例提供DDR比特延迟对齐方法，通过可靠的读写操作后根据获得的数据调整DQS延迟找到DQ比特延迟边界，并重新读取写入的数据，再根据DQ比特的错误情况，调整正确DQ比特的延迟，逐步缩减正确DQ比特和错误DQ比特的延迟差异，达到各个DQ数据比特对齐的目的，具有操作简单，且能最大限度的达到DQ数据各比特延迟对齐的效果，执行本方案延迟校准后，不考虑亚稳态的情况下DQ数据各比特的延迟差异不会超过最小的延迟单元，实际调整受亚稳态影响延迟差异也是接近最小的延迟单元。该方案调整方向明确不反复，避免了数据采样因亚稳态而来回调整无法收敛的情况，有效减小了校准时间，达到对齐DQ比特的目的。
一种 ddr 比特延迟对齐方法装置存储介质

[发明专利]耐正负高压的ESD防护器件及其制备方法、电子设备-CN202211667371.6在审
发明人：李会羽;陈锡均;黄曦原;裴国旭;董小雨 -专利权人： 深圳市国微电子有限公司
申请日： 2022-12-23 - 公布日： 2023-05-09 - 主分类号： H01L27/02 文献下载
摘要：本发明适用于半导体器件领域，提供了一种耐正负高压的ESD防护器件及其制备方法、电子设备，该ESD防护器件包括：衬底、形成于衬底中的掩埋层以及形成于衬底和掩埋层上的外延层，并于掩埋层上形成与掩埋层接触且为环状结构的第一高压阱以及为目字状结构的第二高压阱，第二高压阱形成于第一高压阱的内侧，第一高压阱与第一有源区的掺杂浓度逐渐减低，第二高压阱与第二有源区之间的掺杂浓度逐渐减低，然后在第一高压阱内外侧以及第二高压阱的孔结构内设置第三有源区、第四有源区、第五有源区、第六有源区以及第七有源区，从而通过连接有源区或者在有源区之间连接电阻，保证器件的端口正常工作在正负高压下，并具有低漏电流、无击穿延迟的特点。
正负高压 esd 防护器件及其制备方法电子设备

1
2
3
4
5
6
7
8
9
10
11
12
下一页»
尾页
共 166 条