[发明专利]短沟道低电压、中间电压和高电压CMOS装置有效
| 申请号： | 200880007869.1 | 申请日： | 2008-03-07 |
| 公开（公告）号： | CN101632178A | 公开（公告）日： | 2010-01-20 |
| 发明（设计）人： | 蔡军 | 申请（专利权）人： | 飞兆半导体公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 | 代理人： | 孟 锐 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 低电压、中间电压和高电压CMOS装置具有：上部缓冲层，其具有与源极和漏极相同的导电性类型，且在所述源极和漏极以及栅极下延伸但不经过所述栅极的中部；以及下部块缓冲层，其具有与所述上部缓冲层相反的导电性类型，且从所述上部缓冲层下延伸经过所述栅极的所述中部，从而在所述栅极下形成所述两个块缓冲层的重叠。可使用两个遮蔽层来针对NMOS和PMOS FET两者植入所述上部缓冲层和所述下部块缓冲层。对于中间电压和高电压装置，所述上部缓冲层连同所述下部块缓冲层一起提供resurf区。 | ||
| 搜索关键词： | 沟道 电压 中间 cmos 装置 | ||
【主权项】：
1.一种N沟道MOSFET(NMOS)，其包括：a)P-外延层，其位于衬底上；b)源极和漏极，其形成于所述外延层中，且位于栅极的相对侧上，所述栅极位于栅极上，所述栅极位于所述外延层上；c)第一N型上部缓冲层，其从所述源极下横向延伸到所述外延层的顶部表面处的所述栅极的离所述源极最近的第一边缘与所述栅极的中部之间的位置；d)第二N型上部缓冲层，其从所述漏极下横向延伸到所述外延层的顶部表面处的所述栅极的离所述漏极最近的第二边缘与所述栅极的所述中部之间的位置；e)第一P型下部块层，其从所述第一N型缓冲层下横向延伸到所述外延层的所述顶部表面处的所述栅极下比到所述源极更靠近所述漏极的位置；以及f)第二P型下部块层，其从所述第二N型缓冲层下横向延伸到所述外延层的所述顶部表面处的所述栅极下比到所述漏极更靠近所述源极的位置，所述第一和第二P型块层在所述栅极下的区中彼此上覆。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞兆半导体公司，未经飞兆半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880007869.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 纵型场效应晶体管以及电力转换装置-201610349780.X
- 伊奈务;冈彻 - 丰田合成株式会社
- 2016-05-24 - 2019-11-12 - H01L29/78
- 本发明涉及半导体装置以及电力转换装置。在半导体装置中抑制耐压的降低并且减少通态电阻。半导体装置具备基板、第一半导体层、第二半导体层、第三半导体层、沟槽以及覆盖沟槽的表面的绝缘膜，第一半导体层的载流子浓度在与面方向正交的厚度方向上形成峰值，上述第一半导体层中载流子浓度成为峰值的高浓度载流子区域在从沟槽远离基板侧的位置上向上述面方向扩张。
- 一种新型屏蔽栅功率MOS的器件-201821774123.0
- 李泽宏;吴玉舟;王为;谢驰 - 贵州恒芯微电子科技有限公司
- 2018-10-30 - 2019-11-12 - H01L29/78
- 本实用新型提出的一种新型屏蔽栅功率MOS器件，采用不掺杂多晶硅屏蔽栅，该屏蔽栅电位浮空不与源极相连，且栅极与屏蔽栅间无层间氧化层。本实用新型提出的浮空不掺杂多晶硅屏蔽栅结构，在保持与传统屏蔽栅结构相似的低的密勒电容的同时，显著提高器件的击穿电压，降低正向导通电阻，显著降低了栅源电容，即减小了器件的输入电容。此外由于重掺杂多晶硅栅极和不掺杂多晶硅屏蔽栅之间无层间氧化层，提高了栅氧可靠性，同时使得本实用新型的屏蔽栅功率MOS器件制造完沟槽后可直接热生长栅氧化层，省去了原有传统屏蔽栅功率MOS制造屏蔽栅和形成栅极结构的工艺流程，简化了工艺复杂程度。
- 一种沟槽式场效应晶体管-201920221201.2
- 陈石元 - 深圳市鑫飞宏电子有限公司
- 2019-02-21 - 2019-11-12 - H01L29/78
- 一种沟槽式场效应晶体管，本实用新型涉及半导体技术领域；衬底的上表面中部固定有一号石墨烯层；一号石墨烯层的左右两侧均设有一号外延层；一号外延层固定在衬底的上表面上；左右两侧的一号外延层以及一号石墨烯层的上侧设有二号外延层；二号外延层中部内从左到右依次设有数排硼扩散区组；二号外延层的上侧设有二号石墨烯层；二号石墨烯层中部的凹槽内设有二号栅氧化层；二号石墨烯层的上表面左右两侧分别设有源电极和漏电极；提高沟槽式场效应晶体管击穿电压的功能。
- 一种削减光罩层数的半导体功率器件-201920643183.7
- 丁磊;侯宏伟 - 张家港凯思半导体有限公司;江苏协昌电子科技股份有限公司;张家港凯诚软件科技有限公司
- 2019-05-07 - 2019-11-12 - H01L29/78
- 本实用新型提出一种削减光罩层数的半导体功率器件，其在半导体基板的第一导电类型外延层上表面开设第一沟槽和第二沟槽，第一沟槽和第二沟槽之间、第二沟槽相互之间的第一表面上均设置有硬掩膜层；第一沟槽内壁及其外围、第二沟槽内壁及其外围设有栅氧化层，第一沟槽内、第二沟槽内填满导电多晶硅，第一沟槽及其外围、第二沟槽及其外围、硬掩膜层上方均覆盖有绝缘介质层；第一沟槽之间及其外围、第二沟槽外围均从上至下设有第一导电类型注入层和第二导电类型注入层；第一沟槽及其外围上方的绝缘介质层上覆盖有金属层。本实用新型在保证器件的性能和可靠性的基础上，光罩层数减少至3层，有效降低制造成本。
- 一种异质非对称栅叠加外延层MOS场效应管-201920828659.4
- 赵剑飞;渠开放;王伟 - 南京邮电大学
- 2019-06-03 - 2019-11-12 - H01L29/78
- 本实用新型公开了一种异质非对称栅叠加外延层MOS场效应管，包括源极、漏极、栅极、沟道及栅氧化层，栅极包括栅极中间及靠近源极漏极的栅极两端，栅极两端材料的功函数低于栅极中间材料的功函数；沟道包括沟道中间及靠近源极漏极的沟道两端，沟道两端为N型重掺杂区，沟道中间包括衬底N型轻掺杂区和叠加在衬底N型轻掺杂区上的N型轻掺杂外延层；栅氧化层包括靠近漏极的叠加结构，所述叠加结构包括高电介质材料氧化层区和普通电介质材料氧化层区，高电介质材料氧化层区位于普通电介质材料氧化层区上方。本实用新型可作为一种耐热电子器件，即使较短的沟道，也能降低短沟道效应和热电子效应，降低漏感应势垒降低效应，提高栅极输运效率。
- 一种源漏轻掺杂异质栅石墨烯纳米条带场效应管-201920838966.0
- 张闻睿;渠开放;王伟 - 南京邮电大学
- 2019-06-04 - 2019-11-12 - H01L29/78
- 本实用新型公开了一种源漏轻掺杂异质栅石墨烯纳米条带场效应管，包括源区、漏区、沟道、栅氧化层及双栅极；栅极包括栅极两端和栅极中间，栅极两端功函数与栅极中间功函数不同；沟道为石墨烯纳米管，位于源区和漏区之间，源区和漏区均包括N型重掺杂区和扩展区，扩展区靠近石墨烯纳米管，N型重掺杂区远离石墨烯纳米管，源扩展区与漏扩展区均为N型轻掺杂；栅氧化层位于石墨烯纳米管两侧，双栅极位于栅氧化层外侧。本实用新型减少了器件性能下降，具有更大的电流开关比，迟滞时间更短，亚阈值摆幅更小，电压增益更高的源漏轻掺杂异质栅石墨烯纳米条带场效应管。
- 半导体装置-201510067481.2
- 上西显宽 - 富士电机株式会社
- 2015-02-09 - 2019-11-08 - H01L29/78
- 本发明提供一种能够同时确保HVIC的耐压和pchMOSFET的电流容量均处于最佳状态的半导体装置。n‑型扩散区域包围高压侧阱区的周围，且与低压侧区域电气分离。n‑型扩散区域中设置有彼此分离的第1、第2p型扩散区域。第1p型扩散区域构成电平上拉用电平移位电路的nchMOSFET、以及高压结终端结构部的双RESURF结构。第2p型扩散区域构成电平下拉用电平移位电路的pchMOSFET的双RESURF结构。n‑型扩散区域的杂质浓度在1.3×1012/cm2以上2.8×1012/cm2以下。第1、第2p型扩散区域的杂质浓度在1.1×1012/cm2以上1.4×1012/cm2以下。
- 半导体元件及其制造方法-201510251397.6
- 萧世楹;杨庆忠 - 联华电子股份有限公司
- 2015-05-18 - 2019-11-08 - H01L29/78
- 本发明公开一种半导体元件及其制造方法，其半导体元件包括衬底、绝缘层、导体层以及至少一间隙壁。衬底具有至少二浅沟槽。导体层配置于浅沟槽之间的衬底上。绝缘层配置于衬底与导体层之间。至少一间隙壁配置于导体层的侧壁上且填满各浅沟槽。另提供一种半导体元件的制造方法。
- 一种场效应晶体管及制作方法-201610035664.0
- 马万里 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2016-01-19 - 2019-11-08 - H01L29/78
- 本发明提供了一种场效应晶体管，包括第一结构，所述第一结构包括衬底，在所述衬底上形成有间隔分布的多个场区氧化层，所述多个场区氧化层的间隔区域形成有栅极氧化层，所述栅极氧化层靠近衬底方向形成有源漏区，所述场区氧化层的部分区域覆盖有多晶硅层，在所述衬底上还形成有间隔分布的阱区；其中，所述阱区与所述场区氧化层部分接触，所述源漏区位于所述阱区内部，所述阱区与所述多晶硅层的部分区域相对设置。本发明还提供了一种场效应晶体管的制作方法。本发明通过多晶硅层部分覆盖场区氧化层，并在源漏区外围制作出与所述多晶硅层部分相对设置的阱区，从而使得在测试场管的阈值电压时，不会造成栅极氧化层的击穿，从而使得测试结果准确可靠。
- 半导体结构及其制备方法-201610431159.8
- 石金成;马万里;高振杰;李杰英;崔永军 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2016-06-16 - 2019-11-08 - H01L29/78
- 本发明提供了一种半导体结构及其制备方法，所述半导体结构包括：衬底；形成于所述衬底中的具有第一掺杂类型的第一阱区、具有第二掺杂类型的第二阱区和具有第一掺杂类型的第三阱区；第二阱区设置在第一阱区和第三阱区之间；形成于第一阱区中的源极引出区，形成于第三阱区中的漏极引出区；覆盖于衬底表面的场氧化区和栅氧化区，栅氧化区与场氧化区邻接设置；场氧化区位于源极引出区和漏极引出区之间的衬底上方，场氧化区的厚度大于栅氧化区的厚度；形成于场氧化区上的栅区，栅区完全覆盖第二阱区，且栅区只覆盖部分或全部的场氧化区，不覆盖所述栅氧化区。本发明提供的半导体结构能够满足对该半导体结构的阈值电压的正常测量。
- 一种垂直纳米线MOSFET及其制造方法-201611112523.0
- 尹晓艮;朱慧珑;万光星;张永奎 - 中国科学院微电子研究所
- 2016-12-07 - 2019-11-08 - H01L29/78
- 本发明公开了一种垂直纳米线MOSFET的制造方法，包括：提供生长有第一层、第二层、第三层和第四层外延层的半导体衬底，其中，所述第一层、第二层和第三层为半导体材料,第二层不同于第一层和第三层；对所述第二层进行刻蚀，使得第二层相对于第一层和第三层凹入而成为沟道区；在凹入的沟道区的侧壁上沉积高K介质层和栅电极材料层，并进行进一步刻蚀使其形成位于第一层和第三层之间的栅极。本发明提供的器件，用以解决现有技术中垂直纳米线MOSFET制造方法，存在的栅长不易控制的技术问题。实现了提高栅长控制精度和减少栅与源漏之间的寄生电容的技术效果。
- PMOS器件应力层结构及其形成方法-201810394662.X
- 罗康;汪军 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2018-04-27 - 2019-11-05 - H01L29/78
- 本发明公开了一种PMOS器件应力层结构的形成方法，包括：提供半导体衬底，浅沟槽隔离结构和栅极结构，栅极结构间隔设置于半导体衬底上；在半导体衬底中形成沟槽，沟槽包括第一沟槽与第二沟槽，第一沟槽形成于相邻栅极结构之间，第二沟槽形成于栅极结构与浅沟槽隔离结构之间；利用第一工艺在沟槽内形成应力层；当形成于第二沟槽的应力层生长到应力层所用材料的某一晶面时，对沟槽内的应力层进行热处理；和利用第二工艺在沟槽内继续形成应力层。缩小了不同位置应力层的体积差，提高了半导体器件的性能。
- 横向双扩散晶体管及其形成方法-201810400969.6
- 杨震 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-04-28 - 2019-11-05 - H01L29/78
- 一种横向双扩散晶体管及其形成方法，横向双扩散晶体管包括：基底；位于基底中的漂移区；位于基底中的源端阱区，源端阱区和漂移区邻接且位于漂移区的侧部；位于所述漂移区中的场氧化层；位于部分源端阱区上的栅极结构，且源端阱区上的栅极结构还延伸至部分漂移区和部分场氧化层上；位于所述栅极结构和场氧化层一侧的漂移区中的漏区；附加栅极结构，附加栅极结构和栅极结构分立，所述附加栅极结构位于栅极结构和漏区之间的部分场氧化层上；位于所述附加栅极结构顶部表面的电容，所述电容的一端与附加栅极结构连接，所述电容的另一端和地线电学连接。所述横向双扩散晶体管的性能得到提高。
- 半导体装置-201910052730.9
- 成金重;洪承秀;吴怜默;李正允 - 三星电子株式会社
- 2019-01-21 - 2019-11-05 - H01L29/78
- 提供了一种半导体装置。所述半导体装置包括：鳍式图案，在基底上沿第一方向延伸；场绝缘层，位于基底上，场绝缘层包围鳍式图案的侧壁；栅电极，位于鳍式图案上，栅电极在与第一方向交叉的第二方向上延伸；第一分隔件，位于栅电极的下部的侧壁上；以及蚀刻停止层，沿栅电极的上部的侧壁和上表面延伸，沿第一分隔件的侧壁延伸，并且沿场绝缘层的上表面延伸。
- 一种具有阶梯分离栅L型槽横向器件-201910585439.8
- 吴丽娟;丁启林;黄也;朱琳;陈家祺 - 长沙理工大学
- 2019-07-01 - 2019-11-05 - H01L29/78
- 本发明属于功率半导体技术领域，具体涉及一种具有阶梯分离栅L型槽功率器件。本发明主要特征在于：在漂移区中引入阶梯栅构成金属‑半导体‑氧化物(MIS)结构。在关态时，栅极浮空场板自适应漂移区中的施主离子，起到辅助耗尽漂移区作用，栅场板引入额外的电场尖峰，调节器件纵向电场，提高器件的整体耐压。L型槽在保持高耐压的同时极大缩短了漂移区的长度，降低了器件的比导通电阻。
- 半导体器件-201910644723.8
- 翁文寅 - 上海华力集成电路制造有限公司
- 2019-07-17 - 2019-11-05 - H01L29/78
- 本发明公开了一种半导体器件，包括：栅极结构、沟道区、源区和漏区；栅极结构包括栅介质层和金属栅，在栅介质层和金属栅之间具有功函数层，功函数层具有横向连接的第一功函数层和第二功函数层，第一功函数层所覆盖的沟道区为第一阈值电压区，第二功函数层所覆盖的沟道区为第二阈值电压区；第二阈值电压区的第二侧和漏区接触；通过第一功函数层调节第一阈值电压区对应的第一阈值电压，通过第二功函数层调节第二阈值电压区对应的第二阈值电压，第二阈值电压大于第一阈值电压，在半导体器件导通时，第二阈值电压区的反型电流小于第一阈值电压区的反型电流，使第二阈值电压区作为耐压区。本发明能在不改变沟道区掺杂的条件下，提高器件的耐压。
- 一种超结功率半导体器件及其制作方法-201910808382.3
- 朱袁正;李宗清 - 无锡新洁能股份有限公司
- 2019-08-29 - 2019-11-05 - H01L29/78
- 本发明涉及半导体技术领域，具体公开了一种超结功率半导体器件，包括：第一导电类型衬底及位于第一导电类型衬底上的第一导电类型漂移区，第一导电类型漂移区内设置有第一导电类型柱、第二导电类型第一柱和第二导电类型第二柱，每个第二导电类型第二柱的两侧均与第二导电类型第一柱相邻；第二导电类型第一柱上设置有第二导电类型体区；第二导电类型体区的上方设置有第一栅电极，第二导电类型第二柱上方设置有第二栅电极，第一栅电极和第二栅电极被第二绝缘介质层间隔且电性连接。本发明还公开了一种超结功率半导体器件的制作方法。本发明提供的超结功率半导体器件可以改善超结半导体器件的开关特性。
- 半导体器件及其形成方法-201510615851.1
- 张城龙;何其暘;张海洋 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-09-24 - 2019-11-05 - H01L29/78
- 一种半导体器件及其形成方法，其中方法包括：提供基底，基底表面具有多个分立的初始金属栅电极、位于所述初始金属栅电极侧壁的侧墙，以及覆盖所述基底表面、侧墙侧壁的第一层间介质层，所述第一层间介质层的顶部表面与所述初始金属栅电极的顶部表面齐平；刻蚀所述初始金属栅电极，形成目标金属栅电极，所述目标金属栅电极的中间部分高于边缘部分；形成覆盖所述目标金属栅电极的保护层，所述保护层的表面与所述第一层间介质层的顶部表面齐平；形成覆盖所述第一层间介质层、侧墙和保护层的第二层间介质层；在相邻的目标金属栅电极之间形成贯穿所述第一层间介质层和第二层间介质层厚度的自对准接触孔。所述方法提高了半导体器件的性能。
- CMOS可兼容的多晶硅化物熔丝结构及其制造方法-201380076882.3
- J-Y·D·叶;C-H·杨;W·M·哈佛滋;J·帕克 - 英特尔公司
- 2013-06-25 - 2019-11-05 - H01L29/78
- 描述了CMOS可兼容的多晶硅化物熔丝结构和制造CMOS可兼容的多晶硅化物熔丝结构的方法。在示例中，半导体结构包括衬底。多晶硅化物熔丝结构设置在衬底之上并且包括硅和金属。金属氧化物半导体(MOS)晶体管结构设置在衬底之上并且包括金属栅电极。
- 通过增大有效栅极长度来改进栅极对晶体管沟道的控制的技术-201380080982.3
- A·S·默西;N·林德特;G·A·格拉斯 - 英特尔公司
- 2013-12-18 - 2019-11-05 - H01L29/78
- 公开了一种用于通过以在沟道与源极区和漏极区的界面处沉积栅极控制层(GCL)而增大有效电栅极长度(Leff)来改进晶体管的栅极对沟道的控制的技术。GCL是可以在使用替换S/D沉积形成晶体管时进行沉积的名义上未掺杂的层(或相对于重掺杂的S/D填充材料为大体上较低掺杂的层)。在已经形成S/D腔之后并且在沉积重掺杂的S/D填充材料之前，可以在S/D腔中选择性沉积GCL。以此方式，GCL减小了源极和漏极与栅极叠置体的下重叠(Xud)并且还将重掺杂的源极区和漏极区分离。这继而增大了有效电栅极长度(Leff)并且改进了栅极对沟道的控制。
- 晶体管和制备该晶体管的方法-201910307588.8
- 胡尚寿;朴锺镐;金世云;李相龙;姜荣权 - 半导体元件工业有限责任公司
- 2019-04-17 - 2019-11-01 - H01L29/78
- 本公开提供了一种晶体管和制备该晶体管的方法，所述晶体管包括沟槽，所述沟槽限定在半导体衬底中。栅极电极设置在所述沟槽中，并且通过栅极电介质与所述沟槽的侧壁绝缘。屏蔽电极设置在所述栅极电极下方的所述沟槽中，并且通过屏蔽电介质与所述栅极电极和所述沟槽的所述侧壁绝缘。所述屏蔽电介质包括固体电介质部分和设置在所述屏蔽电极与所述沟槽的所述侧壁之间的腔。
- 半导体器件及其制造方法-201910695548.5
- 谭俊;黄秋铭;颜强 - 上海华力集成电路制造有限公司
- 2019-07-30 - 2019-11-01 - H01L29/78
- 本发明公开了一种半导体器件，包括：底部嵌入到半导体衬底中的嵌入式栅极结构；沟道区形成在嵌入式栅极结构的底部表面下方，被嵌入式栅极结构的底部表面覆盖的沟道区的表面用于形成沟道；源区和漏区形成在嵌入式栅极结构的两侧；在源区或漏区中形成有嵌入式外延层，嵌入式外延层用于为沟道区提供应力，嵌入式外延层的应力最大位置位于半导体衬底表面之下，嵌入式栅极结构的底部表面和嵌入式外延层的应力最大位置相平。本发明还公开了一种半导体器件的制造方法。本发明能使沟道区位于嵌入式外延层的应力最大区，从而最大限度的提高沟道载流子的迁移率，能提高器件的导通电流。
- 具有阶梯深槽屏蔽栅MOS结构和制作方法-201910765345.9
- 钱振华;张艳旺 - 无锡橙芯微电子科技有限公司
- 2019-08-19 - 2019-11-01 - H01L29/78
- 本发明涉及一种MOS结构及其制造方法，具体是一种具有阶梯深槽屏蔽栅MOS结构和制作方法，属于半导体器件的制造技术领域。在所述N型外延层中形成沟槽，所述沟槽从第一主面向第二主面延伸；所述沟槽的下部内壁为阶梯形，形成阶梯形的屏蔽栅区，所述阶梯形的屏蔽栅区包括屏蔽栅和位于所述屏蔽栅两侧的第一氧化层；所述沟槽的上部形成栅极区，所述栅极区和屏蔽栅区之间通过氧化层隔开，所述栅极区包括栅极导电多晶硅和位于所述栅极导电多晶硅两侧的第二氧化层；所述具有阶梯深槽屏蔽栅MOS结构的屏蔽栅周围采用阶梯形氧化层，所述阶梯形氧化层的周围采用阶梯形沟槽，能够优化电场分布并提高器件耐压。
- 具有底部厚氧化层的沟槽栅MOS结构和制作工艺-201910765354.8
- 钱振华;张艳旺 - 无锡橙芯微电子科技有限公司
- 2019-08-19 - 2019-11-01 - H01L29/78
- 本发明涉及一种MOS结构及其制造方法，具体是一种具有底部厚氧化层的沟槽栅MOS结构和制作工艺，属于半导体器件的制造技术领域。所述具有底部厚氧化层的沟槽栅MOS结构包括：半导体基板，所述半导体基板包括N型重掺杂衬底以及位于所述N型重掺杂衬底上的N型外延层，在所述N型外延层中形成沟槽，所述沟槽从第一主面向第二主面延伸；所述沟槽中设有栅极导电多晶硅和位于所述栅极导电多晶硅两侧的栅氧化层，所述沟槽下设有厚底氧化层，所述厚底氧化层周面光滑。具有底部厚氧化层的沟槽栅MOS结构和制作工艺能够进一步地优化电场并提高器件的耐压性能。
- 鳍式场效应管的形成方法-201510324674.1
- 张海洋;张城龙 - 中芯国际集成电路制造(上海)有限公司
- 2015-06-12 - 2019-11-01 - H01L29/78
- 一种鳍式场效应管的形成方法，包括：在栅极膜表面形成硅材料层；在所述硅材料层上形成若干分立的第一图形层，所述第一图形层横跨至少一个所述鳍部，所述第一图形层的排列方向与鳍部延伸方向相互平行；以第一图形层为掩膜，刻蚀硅材料层直至暴露出栅极膜表面，在所述栅极膜表面形成若干分立的初始硅层，初始硅层与鳍部延伸方向垂直的侧壁表面具有第一线宽粗糙度；对初始硅层与鳍部延伸方向垂直的侧壁进行，修复刻蚀处理，使得所述初始硅层与鳍部延伸方向垂直的侧壁表面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度。本发明提高形成的栅极的质量，改善栅极与鳍部延伸方向相垂直的侧壁的线宽粗糙度，从而提高鳍式场效应管的电学性能。
- 半导体结构的制造方法-201510746439.3
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-11-05 - 2019-11-01 - H01L29/78
- 一种半导体结构的制造方法，包括：形成包括周边区和核心区的衬底、凸出于周边区衬底的第一鳍部和凸出于核心区衬底的第二鳍部；在周边区形成第一伪栅结构，包括第一伪栅氧化层和第一伪栅电极层，在核心区形成第二伪栅结构，包括第二伪栅氧化层和第二伪栅电极层；去除第一伪栅结构和第二伪栅结构；在第一鳍部表面形成栅氧化层；在第一鳍部表面形成第一栅极结构，在第二鳍部表面形成第二栅极结构。本发明在形成第一栅极结构之前，先去除第一伪栅氧化层，然后形成第一栅氧化层，所述第一栅氧化层具有良好的膜层质量，从而提高了周边区器件的第一栅极结构的质量，进而使形成的半导体器件的电学性能得到提高。
- 高压半导体装置及其制造方法-201510685837.9
- 林志威;庄璧光;吴昭纬 - 世界先进积体电路股份有限公司
- 2015-10-21 - 2019-11-01 - H01L29/78
- 本申请提供一种高压半导体装置及其制造方法，此装置包括一半导体基底，其具有一第一导电型的一井区及位于其内的一隔离结构，其中于隔离结构两侧分别定义出第一及第二区。第一及第二栅极结构分别设置于第一及第二区上。具有不同于第一导电型的一第二导电型的第一及第二注入区分别位于第一及第二区内，且邻近于隔离结构。一反注入区位于隔离结构下方的井区内，且横向延伸于第一及第二注入区下方。反注入区具有第一导电型，且具有一掺杂浓度大于井区的一掺杂浓度。本申请能够利用反注入区来提升相邻的高压半导体装置之间的隔离能力，进而藉由缩短高压半导体装置之间的距离来缩小装置尺寸或晶片面积。
- 鳍式场效应晶体管的形成方法-201510387733.X
- 周飞 - 中芯国际集成电路制造(上海)有限公司
- 2015-07-02 - 2019-11-01 - H01L29/78
- 一种鳍式场效应晶体管的形成方法，包括：提供具有P型区域和N型区域的半导体衬底，P型区域的半导体衬底表面有第一鳍部和横跨第一鳍部的第一栅极结构，N型区域的半导体衬底表面有第二鳍部和横跨第二鳍部的第二栅极结构；对第一鳍部进行第一轻掺杂注入，形成第一轻掺杂区；对第二鳍部进行第二轻掺杂注入，形成第二轻掺杂区；在第一栅极结构两侧表面形成第一侧墙；在第一鳍部表面形成紧邻第一侧墙侧壁的第一源漏区；形成第一源漏区后，在第二栅极结构两侧表面形成第二侧墙，第二侧墙比第一侧墙薄；在第二鳍部表面形成紧邻第二侧墙侧壁的第二源漏区；对第二轻掺杂区进行修复处理。鳍式场效应晶体管的形成方法提高了鳍式场效应晶体管的性能。
- 具有不对称结构的晶体管的形成方法-201510926288.X
- 张海洋 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-12-11 - 2019-11-01 - H01L29/78
- 本发明提供了一种具有不对称结构的晶体管的形成方法，所述方法包括：提供基底，所述基底上具有第一半导体层和位于所述第一半导体层上的第二半导体层；形成覆盖部分所述第二半导体层的第一掩膜结构，在所述第一掩膜结构的第一侧形成第二掩膜结构；对所述第一掩膜结构和所述第二掩膜结构暴露出的第二半导体层进行刻蚀，直至暴露出所述第一半导体层的表面，剩余的第二半导体层构成衬垫层；在所述第一掩膜结构的与所述第一侧相对的第二侧形成侧墙结构；去除所述第二掩膜结构，在所述第一掩膜结构第一侧的衬垫层上形成漏极接触结构，在所述第一掩膜结构第二侧的第一半导体层上形成源极接触结构。本发明形成的具有不对称结构的晶体管的漏电流小。
- 半导体装置-201510822008.0
- 林志鸿;李家豪;廖志成 - 世界先进积体电路股份有限公司
- 2015-11-24 - 2019-11-01 - H01L29/78
- 本发明是关于一种半导体装置。半导体装置包括半导体衬底，以及位于半导体衬底中的第一阱以及第二阱。通道区位于第一阱以及第二阱之间且邻近半导体衬底的上表面。第一隔离区以及第二隔离区分别位于第一阱以及第二阱上。栅极介电层位于第一隔离区以及第二隔离区之间的半导体衬底上。栅极电极具有第一部分以及第二部分，覆盖部分的栅极介电层且分别延伸至第一隔离区与第二隔离区。沟槽分隔栅极电极的第一部分与第二部分且具有第一宽度，并露出部分的栅极介电层，其中沟槽对应位于通道区与第一阱的边界上方。通过实施本发明，可降低衬底漏电流，避免电路失效，增加半导体装置的可靠性。
- 专利分类
