“皮德义”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果64个，建议您升级VIP下载更多相关专利

[发明专利]故障保持操作中维持低抖动低温度漂移时钟的系统和方法-CN201711108021.5有效
发明人： 皮德义;刘昌;刘金亮 -专利权人：新港海岸（北京）科技有限公司
申请日： 2017-11-10 - 公布日： 2023-09-19 - 主分类号： H03L7/08 文献下载
摘要：本发明公开了一种基于锁相回路的时钟单元。示范性时钟单元包括PLL、用以提供低抖动输入时钟的低抖动XO和用以提供低温度漂移时钟的低成本TCXO。时钟单元额外包括故障保持模块，故障保持模块耦合到PLL且用于：接收低抖动输入时钟和参考输入时钟；记录正常操作模式期间低抖动输入时钟与参考输入时钟之间的关系；以及在故障保持操作模式期间，在参考输入时钟不可用时，将所记录关系作为控制信号输出到PLL。此时钟单元额外包括：统计模块，用以计算低抖动输入时钟与低温度漂移时钟之间的关系；以及控制模块，用以基于所确定关系动态地调整故障保持模块的输出，以使得时钟单元的输出时钟维持低抖动和低温度漂移特性。
故障保持操作维持抖动温度漂移时钟系统方法

[发明专利]一种数模接口时序控制电路-CN202211654672.5在审
发明人： 皮德义;郑慧;张鑫 -专利权人：新港海岸（北京）科技有限公司
申请日： 2022-12-22 - 公布日： 2023-04-28 - 主分类号： H03K3/02 文献下载
摘要：本申请公开了一种数模接口时序控制电路，包括：时钟发生器，时钟树，延迟处理模块，第一触发器及第二触发器。本方案基于延迟处理模块对时钟发生器生成的初始时钟信号进行了延迟，保障了用于存储输入数据的第一触发器的时钟信号与用于输出数据的第二触发器的时钟信号同步，避免了由于数模接口时序问题，导致数字端的输出数据与模拟端的输入数据不一致。
一种数模接口时序控制电路

[发明专利]一种相位插值器-CN201710471202.8有效
发明人： 皮德义;刘昌 -专利权人：新港海岸（北京）科技有限公司
申请日： 2017-06-20 - 公布日： 2023-04-25 - 主分类号： H03K5/13 文献下载
摘要：本申请提供一种相位插值器，包括：第一电阻、第二电阻、6组晶体管电路和M个电流切换单元；其中，每组晶体管电路分别包括第一NMOS晶体管、第二NMOS晶体管和第三NMOS晶体管，第一NMOS晶体管的漏极与第一电阻的一端连接，第二NMOS晶体管的漏极与第二电阻的一端连接，第一NMOS晶体管的源极、第二NMOS晶体管的源极分别与第三NMOS晶体管的漏极连接；该6组晶体管电路中，3组晶体管电路中的第三NMOS晶体管的源极分别与M个电流切换单元的第一端连接，剩余3组晶体管电路中的第三NMOS晶体管的源极分别与M个电流切换单元的第二端连接。本申请提供的相位插值器提高了输出时钟信号的精度和相位可控性。
一种相位插值器

[实用新型]一种数模混合集成电路的封装打线结构-CN202221849751.7有效
发明人：郑慧;皮德义;周安恺 -专利权人：新港海岸（北京）科技有限公司
申请日： 2022-07-18 - 公布日： 2022-11-11 - 主分类号： H05K1/11 文献下载
摘要：本实用新型提供了一种数模混合集成电路的封装打线结构，当模拟信号管脚与数字信号管脚相邻时，模拟信号管脚对应的焊盘与数字信号管脚对应的焊盘之间至少间隔一个焊盘，且两者之间的焊盘通过打地线进行隔离；若数字信号管脚相邻的模拟信号为差分信号，在电路封装时将差分信号对应的两个模拟信号管脚进行封装交叉打线，以减小数字信号对模拟信号造成的串扰，从而提高模拟信号的质量。
一种数模混合集成电路封装结构

[发明专利]一种电平自动切换电路、方法及系统-CN202210420544.8有效
发明人：郑慧;皮德义;朱炳强 -专利权人：新港海岸（北京）科技有限公司
申请日： 2022-04-21 - 公布日： 2022-07-15 - 主分类号： H03K19/0185 文献下载
摘要：本发明提供一种电平自动切换电路、方法及系统，该电路包括电平选择模块、芯片IO接口和电平检测模块，电平选择模块每个输入端接入不同的输入电压，电平选择模块的输出端为芯片IO接口提供接口电平。芯片IO接口与片外器件连接，电平检测模块的控制端与电平选择模块的控制端连接，电平检测模块的检测端与芯片IO接口连接利用电平检测模块检测芯片IO接口的电压，并基于检测到的芯片IO接口的电压得到片外器件的工作电压值，基于工作电压值生成相应的控制信号，并利用控制信号控制电平选择模块切换相应的输入端向芯片IO接口提供对应的接口电平，使芯片IO接口电平与片外器件的工作电压一致。
一种电平自动切换电路方法系统

[发明专利]一种输入输出电压摆幅线性度的补偿电路及方法-CN202210340267.X有效
发明人：郑慧;皮德义;朱炳强 -专利权人：新港海岸（北京）科技有限公司
申请日： 2022-04-02 - 公布日： 2022-07-01 - 主分类号： G05F1/625 文献下载
摘要：本申请提供一种输入输出电压摆幅线性度补偿电路及方法，其中，补偿电路包括：监听器、控制模块及驱动器；通过所述监听器监听发送端准备要发送的电压摆幅，然后所述控制模块根据输入输出电压摆幅线性度要求，得出调节电压摆幅的控制指令，最后所述驱动器根据所述控制指令调节输出电压摆幅，得到满足输入输出电压摆幅线性度要求的输出电压。本申请利用数字化控制补偿电路中器件引起的非线性，可以使得输入输出电压摆幅线性度达到完全理想状态；也可以适当过量补偿使得经过电路后级器件处理后的输出电压同样满足输入输出电压摆幅线性度要求。
一种输入输出电压线性补偿电路方法

[发明专利]一种硬件可编程的时钟切换方法、装置及系统-CN202010935037.9有效
发明人： 皮德义;吴贝 -专利权人：新港海岸（北京）科技有限公司
申请日： 2020-09-08 - 公布日： 2022-04-01 - 主分类号： H03K5/135 文献下载
摘要：本发明公开了一种硬件可编程的时钟切换方法、装置及系统，处理器获取寄存器根据预设的时钟切换条件规则，配置生成的多个时钟切换条件，基于每个时钟切换条件的有效与否信息，以及每个时钟切换条件的优先级，确定对多个输入时钟信号的时钟切换结果，并输出时钟切换结果至时钟选择器，以实现从多个输入时钟信号间进行时钟切换得到输出时钟信号。时钟切换条件规则包括：相同优先级标识字段、强制输出标识字段、当前输出标识字段以及输入有效配置输出标识字段。本发明在寄存器配置生成多个时钟切换条件，并由处理器基于多个时钟切换条件确定时钟输出信号，从而通过硬件可编程实现对时钟信号的灵活和快速切换，保证了时钟信号的精度。
一种硬件可编程时钟切换方法装置系统

[发明专利]一种杂散信号消除电路及方法-CN202110912822.7有效
发明人： 皮德义;程功宝 -专利权人：新港海岸（北京）科技有限公司
申请日： 2021-08-10 - 公布日： 2022-03-25 - 主分类号： H03L7/08 文献下载
摘要：本申请公开了一种杂散信号消除电路及方法，包括：鉴相器，杂散估计与再生装置，及调相器。在获得包含有杂散信号的实际时钟信号后，通过未包含杂散信号的参考时钟信号估计出所包含的杂散信号，并通过估计出的杂散信号反向调节实际时钟信号，以便于消除实际时钟信号中的杂散信号，保证了在杂散信号产生后，通过反向调节的方式实现对已产生的所有杂散信号的消除，提高了信号传输质量，解决了现有技术中不能对所有杂散信号在产生过程中进行抑制所带来的降低信号质量的问题。
一种信号消除电路方法

[发明专利]一种基于标准频率信号的时钟生成方法及系统-CN202110947227.7有效
发明人： 皮德义;朱炳强 -专利权人：合肥新港海岸科技有限公司
申请日： 2021-08-18 - 公布日： 2022-03-25 - 主分类号： H03L7/085 文献下载
摘要：本发明提供一种基于标准频率信号的时钟生成方法及系统，方案包括：首先频率检测器检测输入时钟、参考时钟和标准频率信号的频率，然后判断所述输入时钟、参考时钟和标准频率信号之间的频率关系是否满足预设条件，得到判断结果，最后根据所述判断结果，调整用于生成输出时钟的工作模式，得到输出时钟。本申请利用长期频率稳定的标准频率信号作参考，得到稳定的时钟信号，从而保证了时钟信号的精准度和稳定度。
一种基于标准频率信号时钟生成方法系统

[实用新型]一种多路时钟输出及输入对齐零延时电路-CN202121752725.8有效
发明人： 皮德义;郑慧;周安恺 -专利权人：新港海岸（北京）科技有限公司
申请日： 2021-07-29 - 公布日： 2022-01-04 - 主分类号： H03L7/087 文献下载
摘要：本申请提供一种多路时钟输出及输入对齐零延时电路，包括：总线、鉴相器和调相器，多路输入时钟和输出时钟都可以通过总线传输至鉴相器；本申请通过总线传输需要被对齐的时钟信号，因此需要被对齐的时钟信号可以在芯片上的任意位置，且其位置可以相距较远；本申请提供的多路时钟输出及输入对齐零延时电路的电路架构简单，且可灵活调整，可实现同时有多种不同的时钟对齐信号，做到时钟信号零延时，从而保证时钟信号时间同步的精度。
一种时钟输出输入对齐延时电路

[实用新型]一种时钟输入和输出零延时电路、封装芯片和电子设备-CN202121946092.4有效
发明人： 皮德义;郑慧 -专利权人：合肥新港海岸科技有限公司
申请日： 2021-08-18 - 公布日： 2021-12-31 - 主分类号： H03K5/125 文献下载
摘要：本实用新型提供一种时钟输入和输出零延时电路、封装芯片和电子设备，该电路包括：第一输入缓冲器、鉴相器、调相器和输出驱动器。首先输入时钟通过第一输入缓冲器缓冲，然后通过鉴相器比较第一输入缓冲器的输出信号和与所述调相器的输出信号相位相适配的时钟信号的相位，得到表示两者相位差的信号，再由调相器根据鉴相器的输出信号调整本地时钟的相位，最后通过输出驱动器转换调相器的输出信号的电平并驱动到芯片外，得到与输入时钟对齐且具有期望电平的输出时钟。本申请公开的上述方案电路结构简单，且在芯片内实现输入时钟和输出时钟的对齐，做到了时钟信号零延时。
一种时钟输入输出延时电路封装芯片电子设备

[发明专利]一种时钟输入和输出零延时电路、封装芯片和电子设备-CN202110947206.5在审
发明人： 皮德义;郑慧 -专利权人：合肥新港海岸科技有限公司
申请日： 2021-08-18 - 公布日： 2021-09-24 - 主分类号： H03K5/125 文献下载
摘要：本发明提供一种时钟输入和输出零延时电路、封装芯片和电子设备，该电路包括：第一输入缓冲器、鉴相器、调相器和输出驱动器。首先输入时钟通过第一输入缓冲器缓冲，然后通过鉴相器比较第一输入缓冲器的输出信号和与所述调相器的输出信号相位相适配的时钟信号的相位，得到表示两者相位差的信号，再由调相器根据鉴相器的输出信号调整本地时钟的相位，最后通过输出驱动器转换调相器的输出信号的电平并驱动到芯片外，得到与输入时钟对齐且具有期望电平的输出时钟。本申请公开的上述方案电路结构简单，且在芯片内实现输入时钟和输出时钟的对齐，做到了时钟信号零延时。
一种时钟输入输出延时电路封装芯片电子设备

[发明专利]一种多路时钟输出及输入对齐零延时电路-CN202110863866.5在审
发明人： 皮德义;郑慧;周安恺 -专利权人：新港海岸（北京）科技有限公司
申请日： 2021-07-29 - 公布日： 2021-09-17 - 主分类号： H03L7/087 文献下载
摘要：本申请提供一种多路时钟输出及输入对齐零延时电路，包括：总线、鉴相器和调相器，多路输入时钟和输出时钟都可以通过总线传输至鉴相器；本申请通过总线传输需要被对齐的时钟信号，因此需要被对齐的时钟信号可以在芯片上的任意位置，且其位置可以相距较远；本申请提供的多路时钟输出及输入对齐零延时电路的电路架构简单，且可灵活调整，可实现同时有多种不同的时钟对齐信号，做到时钟信号零延时，从而保证时钟信号时间同步的精度。
一种时钟输出输入对齐延时电路

[实用新型]一种基于可重配多锁相环的时钟抖动消除电路-CN202021244075.1有效
发明人： 皮德义;郑慧 -专利权人：合肥新港海岸科技有限公司
申请日： 2020-06-29 - 公布日： 2021-03-09 - 主分类号： H03L7/22 文献下载
摘要：本申请提供的一种基于可重配多锁相环的时钟抖动消除电路，包括：多个锁相环、数据选择器和信号合成器，当需要产生低抖动的时钟信号时，则第一锁相环和第二锁相环的输出信号的频率和相位调整为相同的，将其他锁相环的输出信号的频率调整为与第一锁相环和第二锁相环不同的，数据选择器根据所述低抖动的时钟信号的要求选择要输出的输出信号，并且使能信号合成器，通过信号合成器将数据选择器的第一输出信号和第二输出信号叠加再平均，得到消除抖动后的时钟信号；当需要产生多个时钟信号时，则将多个锁相环的输出信号的频率调整为不同的，并且不使能信号合成器，通过数据选择器得到多个不同频率的时钟信号。本申请实现简单，且可灵活配置。
一种基于可重配多锁相环时钟抖动消除电路

[实用新型]一种时钟串扰消除电路和电子设备-CN202020977782.5有效
发明人： 皮德义;郑慧 -专利权人：合肥新港海岸科技有限公司
申请日： 2020-06-01 - 公布日： 2020-12-04 - 主分类号： H03K5/135 文献下载
摘要：本实用新型提供一种时钟串扰消除电路和电子设备，电路通过在频率综合器对初始时钟信号频率调节结束后，通过第一频率调节器对频率综合器调节后的初始时钟信号进行还原，然后再通过鉴相器将还原后的初始时钟信号与未处理过的初始时钟信号进行比较，得到两者的相位差，然后再通过带通滤波器对所述鉴相器的输出信号进行滤波处理，即可得到频率综合器对初始时钟信号进行频率调节时所引入的串扰信号的大小，采用第一相位差值器基于带通滤波器的输出信号对所述频率综合器调节后的初始时钟信号进行相位补偿，即可消除频率综合器对初始时钟信号进行频率调节时所引入的串扰信号。
一种时钟消除电路电子设备

1
2
3
4
5
下一页»
尾页
共 64 条