[发明专利]半导体器件的制备方法有效
| 申请号： | 201610256875.7 | 申请日： | 2016-04-22 |
| 公开（公告）号： | CN107305896B | 公开（公告）日： | 2019-11-26 |
| 发明（设计）人： | 梁海慧 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | H01L27/11582 | 分类号： | H01L27/11582;H01L27/11568 |
| 代理公司： | 31237 上海思微知识产权代理事务所(普通合伙) | 代理人： | 屈蘅;李时云<国际申请>=<国际公布>= |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的制备方法，先在一半导体衬底上通过交替沉积氧化层和氮化层而形成至少一层ONO叠层结构，然后对所述ONO叠层结构刻蚀而形成沟道通孔，而后在沟道通孔表面形成一层介质保护层，利用介质保护层来保护ONO叠层结构在后续湿法工艺中不变腐蚀，从而保证获得的沟道通孔的宽度及其侧壁表面的平整度，提高器件的性能和良率。 | ||
| 搜索关键词： | 半导体器件 制备 方法 | ||
【主权项】：
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：/n提供一半导体衬底，在所述半导体衬底上通过交替沉积氧化层和氮化层而形成至少一层ONO叠层结构，并对所述ONO叠层结构进行硅掺杂；/n对所述半导体衬底上的ONO叠层结构进行刻蚀，以形成沿半导体衬底横向分布且垂直于所述半导体衬底表面的多个沟道通孔；/n在包含所述沟道通孔的整个半导体器件表面形成一层介质保护层，所述介质保护层的致密性相比所述ONO叠层结构中的氮化层低；/n刻蚀去除所述沟道通孔底部的介质保护层，以暴露出所述沟道通孔底部的所述半导体衬底表面，并保留所述沟道通孔侧壁的所述介质保护层；/n对所述沟道通孔底部进行湿法清洗，以去除所述沟道通孔底部的所述半导体衬底表面的自然氧化物；以及/n移除所述沟道通孔侧壁的所述介质保护层后，在各个所述沟道通孔底部的半导体衬底表面上形成一定厚度的外延导电层。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610256875.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
