[发明专利]一种半导体器件的制造方法在审

专利信息
申请号: 201610255610.5 申请日: 2016-04-22
公开(公告)号: CN107305868A 公开(公告)日: 2017-10-31
发明(设计)人: 汤锐;孟令成;蒲海军 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
主分类号: H01L21/8238 分类号: H01L21/8238
代理公司: 北京市磐华律师事务所11336 代理人: 董巍,高伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件的制造方法,涉及半导体技术领域。包括提供半导体衬底,其包括高压器件区域和低压器件区域;在半导体衬底上形成第一栅极氧化层;在高压器件区域内的部分第一栅极氧化层表面上形成图案化的掩膜层,图案化的掩膜层完全覆盖预定形成第一栅极结构及第一栅极侧墙的区域,且暴露与预定形成的高压器件区域内的源漏区位置对应的部分第一栅极氧化层和低压器件区域的第一栅极氧化层;以图案化的掩膜层为掩膜,去除暴露的第一栅极氧化层;去除图案化的掩膜层;在半导体衬底上形成第二栅极氧化层,第一栅极氧化层的厚度大于所述第二栅极氧化层的厚度。本发明的制造方法,有效减少漏电发生几率,提高了器件的性能和可靠性。
搜索关键词: 一种 半导体器件 制造 方法
【主权项】:
一种半导体器件的制造方法,其特征在于,所述方法包括:提供半导体衬底,所述半导体衬底包括高压器件区域和低压器件区域;在所述半导体衬底上形成第一栅极氧化层;在所述高压器件区域内的部分第一栅极氧化层表面上形成图案化的掩膜层,其中,所述图案化的掩膜层完全覆盖预定形成第一栅极结构及第一栅极侧墙的区域,且暴露与预定形成的所述高压器件区域内的源漏区位置对应的部分所述第一栅极氧化层和所述低压器件区域的第一栅极氧化层,且被所述图案化的掩膜层覆盖的所述第一栅极氧化层的尺寸大于预定形成的所述第一栅极结构的尺寸;以所述图案化的掩膜层为掩膜,去除暴露的第一栅极氧化层;去除所述图案化的掩膜层;在所述半导体衬底上形成第二栅极氧化层,其中,所述第一栅极氧化层的厚度大于所述第二栅极氧化层的厚度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610255610.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top