[发明专利]半导体结构及其形成方法、静电保护电路

摘要

一种半导体结构及其形成方法、静电保护电路，所述形成方法包括：提供包括器件区的衬底；在器件区衬底内形成通过衬底进行隔离的若干个阱区；在阱区表面形成栅极结构；在栅极结构一侧的阱区内形成源极区，另一侧的衬底内形成漏极区，漏极区横跨相邻阱区且相邻栅极结构共用源极区和漏极区。本发明通过在器件区衬底内形成若干个阱区，所述阱区之间通过衬底进行隔离，使部分漏极区位于阱区内，部分漏极区位于衬底内。由于GGNMOS的寄生电容受到掺杂离子浓度的影响，掺杂离子浓度越小寄生电容越小，而衬底的掺杂离子浓度小于阱区的掺杂离子浓度，因此可以使GGNMOS的寄生电容减小，从而可以减小输入输出延时的问题，进而提升芯片的工作速度。

主权项

1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括器件区；在所述器件区衬底内形成若干个阱区，所述阱区包括第一阱区、第二阱区，以及位于所述第一阱区和第二阱区之间的一个或若干个第三阱区，所述若干个阱区之间通过所述衬底进行隔离；在所述阱区表面形成栅极结构，所述栅极结构包括位于所述第一阱区表面的第一栅极结构，位于所述第二阱区表面的第二栅极结构，位于所述第三阱区表面的两个第三栅极结构；在所述阱区内形成源极区，所述源极区包括位于所述第一栅极结构远离所述第三栅极结构一侧的第一源极区，位于所述第二栅极结构远离所述第三栅极结构一侧的第二源极区，以及位于同一第三阱区内且位于所述两个第三栅极结构之间的第三源极区；在所述第一栅极结构或第二栅极结构与相邻第三栅极结构之间的衬底中，或者，在若干第三阱区的相邻第三栅极结构之间的衬底中形成漏极区，所述漏极区包括位于所述第一栅极结构和相邻第三栅极结构之间的衬底内的第一漏极区，所述第一漏极区横跨所述第一阱区和相邻的第三阱区，位于所述第二栅极结构和相邻第三栅极结构之间的衬底内的第二漏极区，所述第二漏极区横跨所述第二阱区和相邻的第三阱区；所述半导体结构为栅接地N型场效应晶体管，相邻所述源极区和漏极区以及所述源极区和漏极区之间的阱区构成NPN三极管，所述栅极结构作为栅接地N型场效应晶体管的栅极结构。