[发明专利]具有同时形成的低电压逻辑器件和高电压逻辑器件的非易失性存储器阵列

摘要

本发明提供了一种存储器单元，所述存储器单元包括：位于衬底中的源极区和漏极区，所述二者之间具有沟道区；擦除栅，所述擦除栅位于所述源极区上方；浮栅，所述浮栅位于第一沟道区部分上方；控制栅，所述控制栅位于所述浮栅上方；以及字线栅，所述字线栅位于第二沟道区部分上方。第一逻辑器件包括位于所述衬底中的第二源极区和漏极区，所述二者之间具有位于第一逻辑门下方的第二沟道区。第二逻辑器件包括位于所述衬底中的第三源极区和漏极区，所述二者之间具有位于第二逻辑门下方的第三沟道区。所述字线栅、所述第一逻辑门和所述第二逻辑门包括相同的导电金属材料。所述第二逻辑门凭借第一绝缘体并且凭借第二绝缘体而与所述第三沟道区绝缘。第一逻辑门凭借第二绝缘体而非凭借第一绝缘体与第二沟道区绝缘。

主权项

一种形成半导体器件的方法，包括：通过以下方式在衬底上形成存储器单元：在所述衬底中形成第一源极区和第一漏极区，其中所述衬底的第一沟道区设置在所述第一源极区和所述第一漏极区之间，形成位于所述第一源极区上方并且与所述第一源极区绝缘的导电擦除栅，形成位于所述第一沟道区的第一部分上方并且与所述第一沟道区的第一部分绝缘的导电浮栅，形成位于所述浮栅上方并且与所述浮栅绝缘的导电控制栅，以及形成位于所述第一沟道区的第二部分上方并且与所述第一沟道区的第二部分绝缘的字线栅；通过以下方式在所述衬底上形成第一逻辑器件：在所述衬底中形成第二源极区和第二漏极区，其中所述衬底的第二沟道区设置在所述第二源极区和所述第二漏极区之间，以及形成位于所述第二沟道区上方并且与所述第二沟道区绝缘的第一导电逻辑门；通过以下方式在所述衬底上形成第二逻辑器件：在所述衬底中形成第三源极区和第三漏极区，其中所述衬底的第三沟道区设置在所述第三源极区和所述第三漏极区之间，以及形成位于所述第三沟道区上方并且与所述第三沟道区绝缘的第二导电逻辑门；其中所述导电字线栅的形成、所述第一导电逻辑门的形成以及所述第二导电逻辑门的形成包括在所述衬底上方形成导电金属材料；其中所述第二逻辑门凭借所述衬底上方形成的第一绝缘体并且凭借在所述衬底上方形成的第二绝缘体而与所述第三沟道区绝缘；并且其中所述第一逻辑门凭借所述第二绝缘体而非凭借所述第一绝缘体与所述第二沟道区绝缘。