[发明专利]一种基于DSP与FPGA的单元级联型变频器

摘要

本发明公开了一种基于DSP与FPGA的单元级联型变频器，包括主电路、DSP和FPGA；DSP用于从键盘接收输入频率并计算调制度，并将调制波频率和电压调制度通过独特的SPI接口发送至FPGA；FPGA用于根据输入的调制波频率和电压调制度产生SPWM调制信号以控制主电路中的功率管的通断；主电路包括移相变压器和级联的n个功率模块；n为整数，且n≥3；该基于DSP与FPGA的单元级联型变频器能灵活的调整载波频率、调制波频率、调制度，响应迅速，能有效保障变频器的调速性能。

主权项

一种基于DSP与FPGA的单元级联型变频器，其特征在于，包括主电路、DSP和FPGA；DSP用于从键盘接收输入频率并计算调制度，并将调制波频率和电压调制度通过SPI接口发送至FPGA；FPGA用于根据输入的调制波频率和电压调制度产生SPWM调制信号以控制主电路中的功率管的通断；主电路包括移相变压器和级联的n个功率模块；n为整数，且n≥3；电网侧电压经过移相变压器降压，并在二次侧绕组产生移相，每个功率模块分别由移相变压器的一个二次侧绕组供电，移相变压器二次侧绕组之间相互绝缘，每个功率模块均采用三相输入整流、单相输出的交‑直‑交电压源型的逆变结构；每个功率模块中的逆变模块包括功率管V1~V4，功率管V1~V4分别对应带有续流二极管D1~D4，V1和V2连成第一桥臂；V3和V4连成第二桥臂；将同一相功率模块逆变输出依次串联构成单相，三个所述的单相以Y型连接，功率模块级联的个数和单个功率模块的输出电压决定了变频器的输出电压，单个功率模块的电流决定了变频器的输出电流；移相变压器使得单相每个功率模块之间移相电角度；通过键盘输入调制波频率，键盘与DSP之间通过SCI通信，每按键一次，调制波频率增加一次，通过不同的按键可以实现每次加减1赫兹或者加减10赫兹，预先设置一种V/F曲线，电压调制度和调制波频率保持线性关系，电压调制度是根据输入的调制波频率，根据DSP中的算法，自动在DSP中计算得出；调整频率即输入频率，调制度为输出电压与额定电压比值，依据所述的V/F曲线，转折频率之前电压调制度不随调整频率变化，转折频率之后，输入频率和电压调制度呈线性关系，斜率为电机磁通，为恒值；V/F曲线的表达式如下：；其中f为输入频率，为转折频率，设置为5hz，为最高频率，设置为50hz，为转折电压，设置为22V，为额定电压220V；为输出电压；电压调制度；使用按键与DSP之间的SCI中断实现调整波频率数据传输：每次按键改变调制波频率时，会触发一次SCI中断，DSP中设定在每次触发SCI中断的时候，数据会由DSP发送到FPGA中一次；FPGA接收到DSP发送的数据后存入到RAM中，根据FPGA中已经存储的8192个点的半个周期正弦波，调整调制波波形，在生成SPWM信号时，采用单极性调制方式：正半周时，V1导通，V2截止，正弦调制波与三角载波比较，当>时，V4导通，V3截止, 输出电压=，为母线电压；当<，V4截至，D3导通续流，＝0；负半周时，V1截至，V2导通，当>时，V3导通，V4截至，＝－，当<时，V3截至，D4导通续流，＝0；V1和V2根据正负半周信号控制通断，V3和V4根据比较结果和正负半周控制通断；FPGA的串行通信时钟的频率为1MHz；将DSP的系统时钟经过低速预定标器设定之后，转化为37.5MHz时钟，之后再经分频为1MHz时钟；SPI接口使用4个信号：串行移位时钟信号SCLK、数据输出信号MOSI、数据输入信号MISO、低电平有效的从使能信号SS；使用DSP的SPI接口作为主设备，发送数据信号SPIDAT，发送时钟信SCLK号和片选信号SS，FPGA作为从设备从MOSI串行接收来自SPIDAT的数据，当MOSI接收满一个16位的数据，将数据存到FPGA中已定义的16位的接收缓冲寄存器BUF2，再将接收缓冲寄存器BUF2中的数据存储到FPGA的RAM中，完成数据传输；数据传送过程如下：首先DSP通过程序向发送缓冲寄存器SPITXBUF写入数据，SPITXBUF将需要发送的完整数据传输给SPIDAT，当数据写到移位寄存器SPIDAT时，就会启动MOSI引脚开始发送数据；数据在SPITXBUF寄存器和SPIDAT寄存器内存放都是左对齐的，也就是从高位开始存储，SPIDAT经过每一个时钟脉冲，完成一位数据的发送或者接收，假设在时钟脉冲的上升沿时，SPIDAT将数据的最高位发送出去，然后将剩下的所有数据左移1位；待下一个上升沿的时候发出下一位数据，直到SCITXBUF中的所有数据都发送完成为止；n=5，DSP选用TI公司的TMS320F2812芯片，FPGA选用Altera公司的Cyclong II系列的EP2C8Q208C8芯片；FPGA中没有SPI接口，所以通过模拟SPI的接收数据时序，在低电平接收数据，接收DSP发送来的数据;由于SPI是串行接口，在接收数据过程中，进行必要的串并转换，并存储到定义好的寄存器中，发送进RAM，根据FPGA中已经存储的半个周期正弦波，调整调制波波形，采用单极性调制方式，生成SPWM波形；FPGA接收到DSP发送的数据后存入到RAM中，根据FPGA中已经存储的8192个点的半个周期正弦波，调整调制波波形，在生成SPWM信号时，采用单极性调制方式：正半周时，V1导通，V2截止，正弦调制波与三角载波比较，三角载波频率为1K赫兹，当>时，V4导通，V3截止, 输出电压=，为母线电压，母线电压即为整流滤波后的直流电压，即逆变器的供电电压，或者说电容处的电压；当<，V4截至，D3导通续流，＝0；负半周时，V1截至，V2导通，当>时，V3导通，V4截至，＝－，当<时，V3截至，D4导通续流，V4不会导通，＝0；V1和V2根据正负半周信号控制通断，V3和V4根据比较结果和正负半周控制通断；SPI协议下DSP串口的设置：SPI的设置实际上就是初始化其控制寄存器；包括配置控制寄存器SPICCR、工作控制寄存器SPICTL、波特率寄存器SPIBRR，以及SPI时钟使能和GPIO口；初始化工作如下：（1）时钟配置及工作模式设置：在SPI协议下，数据传输使用的是由DSP提供的1M的时钟，首先DSP的30M晶振经过倍频之后成为150M，然后此时钟经过高速预定标寄存器和低速预定标寄存器设置，会产生75M和37.5M时钟，之后将37.5M时钟分频为1M时钟，时钟配置是指SPI在时钟脉冲的什么时刻去发送或者接收数据；SPICCR寄存器的CLOCK_POLARITY位和寄存器SPICTL的CLOCK_PHASE位决定了SPI的时钟特性，本系统使用的是CLOCK_POLARITY=0、SPICLK没有数据发送时，SPICLK处于低电平；（2）发送数据设置：SPI单次发送的数据长度为1到16位，系统中对配置控制寄存器SPICCR的低四位进行设置，配置为发送字长为16位，设置波特率寄存器SPIBRR低六位，使波特率为1M赫兹；（3）接收中断设置： SPI未使用中断，由于键盘输入和DSP之间是SCI通信，系统在此处使用的是SCI接收中断，数据格式为8位数据模式，波特率设为38400bps，每当通过键盘设置输入频率时，会触发DSP的一次SCI接收中断，将接收到的数据进行处理。