[实用新型]一种高速处理板有效
| 申请号： | 201620807144.2 | 申请日： | 2016-07-29 |
| 公开（公告）号： | CN206039520U | 公开（公告）日： | 2017-03-22 |
| 发明（设计）人： | 肖红;何凤义;孟令许;张科 | 申请（专利权）人： | 四川赛狄信息技术有限公司 |
| 主分类号： | G06F15/80 | 分类号： | G06F15/80 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 610000 四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种高速处理板，包括外壳，所述外壳内设置有电源模块、DSP模块、时钟模块、FPGA模块、时钟模块和接口模块，电源模块为其它各模块供电，时钟模块为DSP模块提供时钟信号，DSP模块包括5块DSP芯片，分别为DSP0、DSP1、DSP2、DSP3和DSP4，DSP芯片的JTAG信号经插座引出至外壳的前面板，各DSP芯片之间通过Link口成环形连接，LINK口传输以4bit模式，DSP芯片之间通信的Link口传输速率等于或大于125 Mb/S。FPGA模块与DSP芯片之间连接的Link口传输速率等于或大于20Mb/S，DSP芯片的内核时钟均为600MHz。本实用新型主要由5块DSP芯片和大容量的FPGA模块构成，FPGA模块通过Link口向DSP芯片传送数据，具有处理大规模数据的能力，并可通过外部总线发送指令对DSP芯片进行控制。 | ||
| 搜索关键词： | 一种 高速 处理 | ||
【主权项】：
一种高速处理板，其特征在于：包括外壳，所述外壳内设置有电源模块、DSP模块、时钟模块、FPGA模块、时钟模块和接口模块，所述电源模块为其它各模块供电，所述时钟模块为DSP模块提供时钟信号，所述DSP模块包括5块DSP芯片，分别为DSP0、DSP1、DSP2、DSP3和DSP4，所述DSP芯片的JTAG信号经插座引出至外壳的前面板，各DSP芯片之间通过Link口成环形连接，LINK口传输以4bit模式，DSP芯片之间通信的Link口传输速率等于或大于125 Mb /S，FPGA模块与DSP芯片之间连接的Link口传输速率等于或大于20Mb /S ，DSP芯片的内核时钟均为600MHz。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川赛狄信息技术有限公司，未经四川赛狄信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201620807144.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于标准AMC平台的数据处理板
- 下一篇：一种法律条文查询器
- 同类专利
- 电子设备及其应用于人工智能的FPGA-201920389386.8
- 刘建华;王宁;刘奎;孙杰;刘锴 - 广东高云半导体科技股份有限公司
- 2019-03-26 - 2019-10-18 - G06F15/80
- 本实用新型属于电子技术领域，提供了一种电子设备及其应用于人工智能的FPGA。在本实用新型中，通过在FPGA内核中设置内核总线和多个人工智能协处理器，并且内核总线上设置有多个端口，一个端口与系统总线连接，其余端口与多个人工智能协处理器一一对应连接，使得人工智能协处理器可通过内核总线与外部设备进行通信，进而实现人工智能控制，并且不会造成布线拥塞和低速长线的问题，从而提高了系统整体的性能。
- 游戏引擎以及芯片上的人工智能引擎-201910199239.9
- 杰瓦特·耶尔利 - 明日娱乐欧洲公司
- 2019-03-15 - 2019-09-24 - G06F15/80
- 描述了一个电子芯片，一个芯片组件，一个计算设备以及一个方法。电子芯片包括多个处理核以及至少一个与一个或以上的处理核的一个进行耦接的硬件界面。至少一个处理核实行一个游戏引擎以及/或者一个模拟引擎，以及一个或以上的处理核实行一个人工智能引擎，其中是在硬件中通过专用的电子电路在芯片上实行。一个或以上的游戏以及/或者模拟引擎在传感数据上执行任务，生成数据集，其通过机器学习算法由硬连线的人工智能引擎进行处理。由硬连线的人工智能引擎所处理的数据集包括至少上下文数据以及目标数据，其中结合两种数据，通过专用的硬件进行处理，从而增强了机器学习处理能力。
- 处理器的控制方法和装置-201510382463.3
- 王达 - 杭州海康威视数字技术股份有限公司
- 2015-07-02 - 2019-08-23 - G06F15/80
- 本发明公开了一种处理器的控制方法和装置。其中，该控制方法包括：处理器簇中的每个处理器均发送状态信息报文至控制中心，其中，状态信息报文中包含有对应的处理器的状态信息，处理器簇为具有相同功能的多个处理器的集合；处理器簇中的每个处理器均接收控制中心以广播形式发送的控制命令广播报文，其中，控制命令广播报文为响应状态信息报文的报文，并且控制命令广播报文中包含控制命令；处理器簇中的每个处理器均解析控制命令广播报文；第一目标处理器执行控制命令，其中，第一目标处理器为成功解析控制命令广播报文的处理器。本发明解决了现有技术中由于对cpu采用单个逐一的控制方式，导致控制效率低的技术问题。
- 运算控制装置、运算控制方法、存储有程序的非瞬时计算机可读介质以及OpenCL设备-201510069844.6
- 京昭伦 - 瑞萨电子株式会社
- 2015-02-10 - 2019-08-16 - G06F15/80
- 本发明涉及运算控制装置、运算控制方法、存储有程序的非瞬时计算机可读介质以及OPEN CL设备。当由运算单元执行彼此相关的第一内核和第二内核时，如果第一内核的连续写入块的分配属性和第二内核的对应于连续写入块的连续读取块的分配属性相同，则场景确定单元以流水线通过使用连续写入块执行第一内核和第二内核，以便通过专用存储器或局部存储器执行第二内核而不将其传送给全局存储器。此时，场景确定单元按逻辑地将第二内核的连续读取块的裕度属性和依赖性属性分别加到第一内核的每个读取块的为读取块设置的裕度属性和依赖性属性。
- 一种任务执行方法及装置-201910327737.7
- 不公告发明人 - 北京中科寒武纪科技有限公司
- 2019-04-22 - 2019-08-09 - G06F15/80
- 本发明公开了一种任务执行方法及相关装置。通过计算机设备得到并行变量表，实现了软件调度器的功能，进而使得具有不同硬件结构的智能硬件上运行的软件程序能够兼容。
- 面向GPDSP的卷积神经网络多核并行计算方法-201810689646.3
- 刘仲;郭阳;扈啸;田希;陈海燕;陈跃跃;孙永节;王丽萍 - 中国人民解放军国防科技大学
- 2018-06-28 - 2019-08-09 - G06F15/80
- 本发明公开一种面向GPDSP的卷积神经网络多核并行计算方法，步骤包括：S1.CPU核在片外存储器构建两数据缓存区以及一个权重数据缓冲区；S2.CPU核将指定个数的卷积核数据进行合并处理，存放在权重数据缓冲区；S3.CPU核接入指定幅待计算图像数据进行合并处理，传输到空闲的数据缓存区；S4.如果DSP核空闲且有数据缓存区的数据就绪，则将地址传输给DSP核；S5.由各DSP核并行进行卷积神经网络计算；S6.输出当前次计算结果；S7.循环步骤S3～S6，直到完成所有计算。本发明能够充分发挥GPDSP中CPU核、DSP核的性能以及多级并行性，实现高效的卷积神经网络计算。
- 用来提供向量族群计数功能的方法、设备、指令和逻辑-201480038285.6
- E.欧尔德-艾哈迈德-瓦尔 - 英特尔公司
- 2014-08-06 - 2019-07-30 - G06F15/80
- 指令和逻辑提供SIMD向量族群计数功能。一些实施例将多个数据的位存储在向量寄存器或存储器向量的n个数据字段的部分的每一个数据字段中。在处理器中，执行用于向量族群计数的SIMD指令，使得对于向量寄存器或存储器向量中n个数据字段的那部分，对等于第一一个或多个预先确定二进制值中的每一个的二进制值的出现计数，并且将计数的出现存储在对应于向量寄存器或存储器向量中n个数据字段的部分的目的地寄存器的部分中，作为对应于第一一个或多个预先确定二进制值的第一一个或多个计数。
- 用于将紧缩四字右移并提取紧缩双字的装置和方法-201811390721.2
- E·乌尔德-阿迈德-瓦尔;R·凡伦天;M·查尼;V·马杜里 - 英特尔公司
- 2018-11-21 - 2019-06-28 - G06F15/80
- 本申请提供了用于将紧缩四字右移并提取紧缩双字的装置和方法。用于对紧缩四字数据执行左移操作的装置和方法。例如，处理器的一个实施例包括：解码器，用于对右移指令解码以生成经解码的右移指令；第一源寄存器，用于存储多个紧缩四字数据元素，四字数据元素中的每一个包括符号位；执行电路，用于执行经解码的右移指令，该执行电路包括具有符号保存逻辑的移位电路，移位电路用于将分别来自第一源寄存器中的第一和第二紧缩四字数据元素位置的第一和第二紧缩四字数据元素右移在立即数值中或在第二源寄存器中的控制值中指定的量，右移用于生成第一和第二经右移的四字，符号保存逻辑用于将符号位移位到通过第一和第二四字的右移而暴露的任何位的位置；执行电路用于导致选择第一和第二经右移的四字的包括符号位的32个最高有效的位，以便分别被写入目的地寄存器的第一和第二四字数据元素位置的32个最低有效位的区域。
- 一种二维脉动阵列的芯片电路-201910104556.8
- 连荣椿;王海力;马明 - 京微齐力(北京)科技有限公司
- 2019-02-01 - 2019-06-18 - G06F15/80
- 本申请涉及一种二维脉动阵列的芯片电路。在实施例中，该脉动阵列包括排列成二维阵列的多个处理单元(PE)，各处理单元能够完成乘加运算；其中，处理单元包括使能输入端，用于接收使能信号，并且根据使能信号暂停或启动处理单元的操作。在本发明实施例中，可以根据运算的需要，比如在输入数据不及时的情况下，启动和暂停脉动阵列中各单元的运算，由此允许速度较快的脉动阵列和其它处理模块配合操作。
- 电子设备及其应用于人工智能的FPGA-201910230300.1
- 刘建华;王宁;刘奎;孙杰;刘锴 - 广东高云半导体科技股份有限公司
- 2019-03-26 - 2019-06-11 - G06F15/80
- 本发明属于电子技术领域，提供了一种电子设备及其应用于人工智能的FPGA。在本发明中，通过在FPGA内核中设置内核总线和多个人工智能协处理器，并且内核总线上设置有多个端口，一个端口与系统总线连接，其余端口与多个人工智能协处理器一一对应连接，使得人工智能协处理器可通过内核总线与外部设备进行通信，进而实现人工智能控制，并且不会造成布线拥塞和低速长线的问题，从而提高了系统整体的性能。
- 具有从空闲列表的处理器和使用其回收物理寄存器的方法-201610496523.9
- 费晓龙 - 上海兆芯集成电路有限公司
- 2016-06-28 - 2019-06-11 - G06F15/80
- 处理器包括物理寄存器、重排序缓冲器、主空闲列表、从空闲列表、主回收电路和从回收电路。重排序缓冲器包括指令条目，其中每个条目存储物理寄存器索引用于回收物理寄存器。重排序缓冲器在每个处理器周期中回退多至N个指令。每个主和从空闲列表包括N个输入端口并存储物理寄存器索引，其中主空闲列表存储要分配给正在发射的指令的物理寄存器的索引。当回退指令时，主回收电路将指令的指令条目中存储的第一物理寄存器索引路由到主空闲列表的输入端口，且从回收电路将指令的指令条目中存储的第二物理寄存器索引路由到从空闲列表的输入端口。
- 综合核心处理机系统分布式多处理器识别方法-201510918116.8
- 韩嫚莉;孙靖国;解文涛;湛文韬;李成文;王明 - 中国航空工业集团公司西安航空计算技术研究所
- 2015-12-10 - 2019-04-05 - G06F15/80
- 一种综合核心处理机系统分布式多处理器识别方法，包括以下步骤：1)定义综合核心处理机SYS_ID离散量输入接口；SYS_ID表示有4路离散量输入信号，均定义为地/开信号，航电系统未连接电缆时，SYS_ID信号为开路，系统获取到的状态为“1111”；2)将综合核心处理机每个模块定义不同的标识，即M_ID，通过M_ID状态的获取识别相应的功能模块；3)在综合核心处理机同一模块中，为每个处理器定义不同的标识，即CPU_ID，通过CPU_ID识别处理器功能分区通用处理平台；本发明提出了一种综合核心处理机系统分布式多处理器的识别方法，解决了综合核心处理机系统分布式多处理器在航电系统联试过程中因目标处理器数量巨大难以识别的难题，确保系统在研发、维护、配置环节的可用性。
- 用于提供用于基因组测序和比对的族群计数功能的方法、装置、指令以及逻辑-201480038292.6
- T.塞奇;E.欧尔德-艾哈迈德-瓦尔 - 英特尔公司
- 2014-08-06 - 2019-04-05 - G06F15/80
- 指令和逻辑提供了SIMD向量种群计数功能。一些实施例在向量寄存器或存储器向量的n个数据字段的部分的每个数据字段中存储数据的至少两个位。在处理器中，执行用于向量种群计数的SIMD指令，使得针对向量寄存器或存储器向量中的n个数据字段的该部分，对等于第一一个或多个预先确定的二进制值的二进制值的出现进行计数，并且所计数的出现存储在对应于向量寄存器或存储器向量中的n个数据字段的该部分的目的寄存器的一部分中，作为对应于第一一个或多个预先确定的二进制值的第一一个或多个计数。
- 一种基于多核DSP的控制处理系统和方法-201510610342.X
- 朱杰斌;高路;刘庆波;高策;许彦章 - 上海无线电设备研究所
- 2015-09-23 - 2019-03-08 - G06F15/80
- 本发明公开了一种基于多核DSP的控制处理系统和方法，该方法包含如下步骤：S1，将DSP处理器进行核功能划分，以及内存管理划分，DSP处理器包含若干个DSP核，选用其中一DSP核为主控核、其余DSP核为辅核；S2，封装核间的通信机制，包括核间中断机制以及信号量机制，使得辅核间的串行流水处理与并行机制以接口函数形式供调用；S3，编译库模块，所述的库模块包含消息类型定义、硬件驱动、数据类型定义；S4，状态控制框架移植到主核中。本发明将消息机制与通信机制结合起来，实现主辅核的数据分离和功能分离，提升多核控制模块的可扩展性与可伸缩性。
- 由装置端推核心入队列的装置-201510885446.1
- 武凤霞;洪洲;沈恬;王渊峰 - 上海兆芯集成电路有限公司
- 2015-12-04 - 2019-02-26 - G06F15/80
- 本发明的实施例提出一种由装置端推核心入队列的装置，包含存储器存取单元及命令串处理器。命令串处理器耦接于存储器存取单元，用以从存储器存取单元接收第一命令时，执行环形缓存器中的命令。执行单元根据核心的指令指示存储器存取单元为硬件执行线程在环形缓存器中配置空间，然后写入硬件执行线程包含的多个第二命令至环形缓存器中的空间。
- 基于轨道交通的计算机平台-201611204662.6
- 薄云览;卓开阔;王发平 - 比亚迪股份有限公司
- 2016-12-23 - 2019-02-26 - G06F15/80
- 本发明提出了一种基于轨道交通的计算机平台，包括：第一系统，第一系统包括：第一电源板，分别与主控板、通信板、输入板和输出板相连，用于为主控板、通信板、输入板和输出板提供电源；第二电源板，分别与主控板、输入板和输出板相连，用于为主控板、输入板和输出板提供电源；主控板，通过高速总线与通信板相连，通过工业总线分别与输入板和输出板相连。通过本发明能够形成一套能够满足各类安全系统需求的安全计算机平台，提高系统的安全性、可靠性、实时性、配置的灵活性，以及可扩展性。
- 用于单指令多数据处理器的高效硬件指令-201510998237.8
- A·加内什;S·K·查万;V·玛瓦;J·卡姆普;A·C·帕蒂哈克;M·J·格尔森;A·L·霍利维;R·麦克尼科尔 - 甲骨文国际公司
- 2014-03-12 - 2019-01-01 - G06F15/80
- 本申请涉及用于单指令多数据处理器的高效硬件指令。给出了用于在单指令多数据(“SIMD”)体系架构中高效处理各种格式的数据的方法和装置。具体而言，给出了在SIMD体系架构中将位流中固定宽度的位值解包成固定宽度字节流的方法。给出了在SIMD体系架构中解包字节流中可变长度字节的打包值的方法。给出了在SIMD体系架构中解压运行长度编码的压缩位向量的方法。给出了在SIMD体系架构中返回位向量中被设置为一的每一位的偏移量的方法。给出了在SIMD体系架构中相对于基数在指定的偏移量从位向量读取位的方法。给出了比较存储在两个SIMD寄存器中的值的方法。
- 一种基于向量处理器的矩阵卷积向量化实现方法-201810758507.1
- 陈书明;杨超;扈啸;张军阳;李斌;陈海燕;陈伟文 - 中国人民解放军国防科技大学
- 2018-07-11 - 2018-12-25 - G06F15/80
- 本发明公开一种基于向量处理器的矩阵卷积向量化实现方法，该方法包括：将卷积核数据进行按行展开的重排序，并将重排后的卷积核数据放置在向量处理器的核内存储体中，各向量处理单元VPE并行进行卷积计算，每个向量处理单元VPE独立的计算单个的输出特征图，各向量处理单元VPE每次计算时，将输入数据的一个元素广播至向量处理器中各向量处理单元VPE，同时从核内存储体中加载指定行的多个卷积核数据并与广播的元素进行乘累加计算，其中输入数据和计算过程中的中间计算结果放置在核外DDR。本发明能够实现多维矩阵卷积计算的并行向量化，且具有实现方法简单、并行性好、卷积以及处理器的计算效率高等优点。
- 一种适用于多种应用软件的工作站-201820717688.9
- 唐引 - 广州众纳科技有限公司
- 2018-05-14 - 2018-12-07 - G06F15/80
- 本实用新型公开了一种适用于多种应用软件的工作站，包括主板和设置在主板上的硬盘模块、CPU模块、显卡模块、内存模块，CPU模块分别与硬盘模块、显卡模块、内存模块连接，所述CPU模块为多核单CPU，核心架构为四核心八线程，CPU模块内部集成有一级缓存、二级缓存和三级缓存；本实用新型的适用于多种应用软件的工作站，CPU模块使用因特尔i7处理器，核心架构为四核心八线程，二级缓存1MB，三级缓存8MB，显卡的显存容量为8G，并使用超大容量硬盘，数据处理能力非常强，不会出现卡顿、死机等情况，运行流畅，反应迅速。
- 单指令多数据处理器与相关方法-201510998803.5
- A·加内什;S·K·查万;V·玛瓦;J·卡姆普;A·C·帕蒂哈克;M·J·格尔森;A·L·霍利维;R·麦克尼科尔 - 甲骨文国际公司
- 2014-03-12 - 2018-10-16 - G06F15/80
- 本申请涉及用于单指令多数据处理器的高效硬件指令。给出了用于在单指令多数据(“SIMD”)体系架构中高效处理各种格式的数据的方法和装置。具体而言，给出了在SIMD体系架构中将位流中固定宽度的位值解包成固定宽度字节流的方法。给出了在SIMD体系架构中解包字节流中可变长度字节的打包值的方法。给出了在SIMD体系架构中解压运行长度编码的压缩位向量的方法。给出了在SIMD体系架构中返回位向量中被设置为一的每一位的偏移量的方法。给出了在SIMD体系架构中相对于基数在指定的偏移量从位向量读取位的方法。给出了比较存储在两个SIMD寄存器中的值的方法。
- 可配置电容器阵列和开关电容器电路-201580032679.5
- 加斯卡姆·辛格·约哈尔;艾尔翰·汉哲奥卢;蕾妮·莱昂;哈洛尔德·库兹;易许华尔·堤亚加拉根;奥努尔·奥兹贝克 - 赛普拉斯半导体公司
- 2015-07-24 - 2018-09-14 - G06F15/80
- 公开了一种指纹传感电路、系统和方法。指纹传感器可以包括耦合到多个指纹传感电极且耦合到模拟前端的多个输入端。模拟前端可被配置成响应于多个指纹传感电极中的至少一个的电容来生成至少一个数字值。另外，模拟前端可包括正交解调电路以生成至少一个解调值以用于由通道引擎处理。通道引擎可生成部分地基于解调值且储存在存储器中的电容结果值。
- 用于执行共轭置换指令的处理设备-201680075982.8
- A·K·米什拉;K·A·杜什;E·乌尔德-阿迈德-瓦尔;J·考博尔;D·T·马尔 - 英特尔公司
- 2016-11-18 - 2018-08-31 - G06F15/80
- 描述了单指令多数据(SIMD)技术。处理器可以包括用于接收多个源元素的第一寄存器和第二寄存器。处理器可以在第三寄存器处接收置换索引。共轭置换索引具有元素，元素中的每一个对应于源元素中的一个。处理器然后基于对应于源元素的选择元素将源元素中的每一个存储到第二寄存器中的位置。
- 用于基于向量的位操纵的指令和逻辑-201680073993.2
- E.奥尔德-艾哈迈德-瓦尔 - 英特尔公司
- 2016-11-15 - 2018-08-03 - G06F15/80
- 一种处理器包括：接收执行基于向量的位操纵的指令的前端，解码指令的解码器，以及存储多个数据元素的源向量寄存器。该处理器还包括执行单元，以用第一逻辑执行指令以并行地将位操纵应用于源向量寄存器内的多个数据元素中的每一个。另外，该处理器包括引退指令的引退单元。
- 用于设置多个向量元素的操作的指令和逻辑-201680074188.1
- E.奥尔德-艾哈迈德-瓦尔 - 英特尔公司
- 2016-11-15 - 2018-08-03 - G06F15/80
- 一种处理器包括执行单元，该执行单元执行指令，以在各自包括多个类型的元素的多元素数据结构的目的地向量中，设置来自不同的源向量寄存器的不同类型的数据元素。执行单元包括取决于指令编码或参数，用来从每个源向量寄存器内的具体的位点提取数据元素的逻辑。向量SET3指令编码指定，从第一、第二和第三源向量寄存器内的相同位点提取相应的数据元素来汇编多个XYZ型数据结构。向量SET4指令编码指定，从两个源向量寄存器内的相同位点提取相应的数据元素来汇编多个XYZW型数据结构的一半元素。执行单元包括用来将重新组织的数据元素放置于目的地向量中的连续位置（SET3操作）或相继的偶数或奇数位置（SET4操作）中的逻辑。
- 用于实现页级自动二进制转换的方法、装置、系统、和设备-201280072148.5
- P·卡普瑞奥利;M·C·梅尔腾;M·M·艾尔－奥图姆;O·M·沙克;A·S·卡尼尔;S·斯里尼瓦斯;K·山田;V·萨卡;P·奥斯蔡克 - 英特尔公司
- 2012-03-30 - 2018-07-24 - G06F15/80
- 由性能监视硬件实现的硬件剖析机制实现页级自动二进制转换。该硬件在运行时期间标识存储器中包含潜在能被优化的指令的代码页。该硬件请求在所述存储器中分配与所述代码页相关联的新页，其中所述新页包含计数器的集合，并且所述计数器中的每一个对应于所述代码页中的指令中的一个。当该硬件检测到具有在该代码页内的分支目标的分支指令时，它使在该新页中具有与代码页中的分支目标相同的位置的计数器之一递增。重复该代码页的执行，并在分支目标落在该代码页之内时使计数器递增。该硬件然后将所述新页中的所述计数器值提供给二进制转换器以用于二进制转换。
- 用于得到多个向量元素操作的指令和逻辑-201680067678.9
- E·乌尔德-阿迈德-瓦尔 - 英特尔公司
- 2016-11-15 - 2018-07-17 - G06F15/80
- 一种处理器包括执行单元，所述执行单元用于执行用于从填充在向量寄存器中的多个数据结构中得到同一类型的数据元素的指令。所述执行单元包括用于从每个数据结构内取决于指令编码的特定位置中提取数据元素的逻辑。向量GET3指令编码指定从每个XYZ型数据结构中的第一、第二或第三位置中提取数据元素。向量GET4指令编码指定从每个XYZW型数据结构中的第一、第二、第三或第四位置中提取数据元素，并且将所提取数据元素置于目的地向量的上半部或下半部中。所述执行单元包括用于将所述所提取数据元素置于所述目的地向量中的连续位置中的逻辑。所述执行单元包括用于将所述目的地向量存储到在所述指令中指定的目的地向量寄存器中的逻辑。
- 用于混合和置换操作序列的指令和逻辑-201680067755.0
- E·乌尔德-阿迈德-瓦尔;S·赛尔;J·哈 - 英特尔公司
- 2016-11-15 - 2018-07-17 - G06F15/80
- 一种处理器包括用于执行指令的核以及用于确定所述指令将需要从存储器中的源数据转换而来的跨步数据的逻辑。所述跨步数据包括来自所述源数据中的结构的、将加载到将用于执行所述指令的同一寄存器中的相应索引元素。所述核还包括用于将源数据加载到初步向量寄存器中的逻辑。当驻留在所述向量寄存器中时，所述源数据是未对齐的。所述核包括用于以下操作的逻辑：对所述初步向量寄存器的内容应用混合指令以使来自所述多个结构的相应索引元素加载到对应临时向量寄存器中；以及对所述临时向量寄存器的内容应用另外的混合指令以使来自所述结构的附加索引元素加载到对应源向量寄存器中。
- 一种多处理器系统的自适应共享总线启动加速方法-201510398960.2
- 胡越黎;周俊;王伟平;权利 - 上海大学
- 2015-07-08 - 2018-07-13 - G06F15/80
- 本发明涉及一种多处理器系统的自适应共享总线启动加速方法。本方法为：改进现有硬件设计，针对现有的多处理器芯片硬件结构，增加全局系统控制模块HSMM、时钟复位控制模块RCCM和总线监测模块BMM，并基于这些功能模块建立了一整套全局化系统层面的自适应总线时隙锁定、优化和分配机制，从而使得多处理器芯片能够自适应地找到快速安全的多处理器启动方案，利用有限的片上总线资源，实现多处理器的安全启动加速，显著地降低了多处理器芯片的启动时间，并提高了可靠性，可广泛应用于多处理器的系统设计中。
- 用于共享功能逻辑的设备和方法及其可重配置处理器-201410043018.X
- 朴海旴;金硕镇 - 三星电子株式会社
- 2014-01-23 - 2018-07-06 - G06F15/80
- 提供了一种用于共享功能逻辑的设备和方法及可重配置处理器。所述用于在功能单元之间共享功能逻辑的设备可包括：存储器，被配置为存储为了共享一个或多个功能逻辑而从两个或更多个功能单元接收的数据；以及仲裁器，被配置为基于调度规则将存储在存储器中的数据发送到所述功能逻辑。
- 一种军用电子飞行膝板-201611139681.5
- 王保卫;刘硕;杨忠斌;王闯;许平 - 中国航空工业集团公司西安航空计算技术研究所
- 2016-12-12 - 2018-06-29 - G06F15/80
- 本发明属于嵌入式计算机技术领域，特别是涉及一种便携式低功耗可加密的军用电子飞行膝板。本发明采用基于对称多处理异构多核体系的OMAP处理器完成应用层数据处理、卫星定位信号解算、显示控制、音频输出/入、电源管理、接收并响应触屏及按键信号、数据交换等功能，并具有较低功耗；采用开源Android 4.0以上操作系统，并使用系统自带的开机加密软件，满足设备的开机图形加密和密码加密功能需求；根据军用飞机任务要求定制具有文本、表格、图画编辑功能的飞行卡片模板，满足飞行员作战、训练、侦察等使用要求；用户可根据需要对敏感数据进行加密并设置密码，并提供一键快速数据硬自毁功能，用于清除用户存储的涉密信息。
- 专利分类
