[发明专利]半导体互连结构的制作方法有效
| 申请号： | 201310285574.3 | 申请日： | 2013-07-08 |
| 公开（公告）号： | CN104282620B | 公开（公告）日： | 2017-10-27 |
| 发明（设计）人： | 周鸣 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京康信知识产权代理有限责任公司11240 | 代理人： | 吴贵明,张永明 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种半导体互连结构的制作方法。该制作方法包括以下步骤在半导体器件层上形成低K介质层、硬掩膜低K介质层、硬掩膜层以及抗反射层；图案化抗反射层直至露出硬掩膜层；以图案化的抗反射层为掩膜湿法蚀刻硬掩膜层，形成硬掩膜层开口，其中，硬掩膜层的湿法蚀刻速率大于硬掩膜低K介质层的湿法蚀刻速率；沿硬掩膜层开口蚀刻硬掩膜低K介质层和低K介质层以形成连接孔；去除硬掩膜层并在连接孔内填充金属，形成上述半导体互连结构。应用本申请提供的技术方案，在刻蚀过程中的硬掩膜层将在与刻蚀液接触的表面形成凹陷部，此凹陷部在很大程度上缓解了现有半导体互连结构制作中的锁颈效应。 | ||
| 搜索关键词： | 半导体 互连 结构 制作方法 | ||
【主权项】：
一种半导体互连结构的制作方法，其特征在于，包括以下步骤：在半导体器件层上形成低K介质层、硬掩膜低K介质层、硬掩膜层以及抗反射层；图案化所述抗反射层直至露出所述硬掩膜层；用O2或O3为氧化剂对硬掩膜层进行氧化，以图案化的所述抗反射层为掩膜湿法蚀刻所述硬掩膜层，形成硬掩膜层开口，其中，所述硬掩膜层的湿法蚀刻速率大于所述硬掩膜低K介质层的湿法蚀刻速率，所述硬掩膜层与所述硬掩膜低K介质层的湿法蚀刻比为2：1～6：1，蚀刻时在所述硬掩膜层处形成一个凹陷部；沿所述硬掩膜层开口蚀刻所述硬掩膜低K介质层和所述低K介质层，形成连接孔；去除所述抗反射层和所述硬掩膜层；以及在所述连接孔内填充金属。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310285574.3/，转载请声明来源钻瓜专利网。
- 上一篇：具有源极向下和感测配置的半导体裸片和封装体
- 下一篇：奶粉罐快速在线检漏系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
