[发明专利]射频LDMOS器件及其制造方法

摘要

本发明公开了一种射频LDMOS器件，在漂移区中包括和漂移区掺杂类型相反的埋层，埋层被漂移区和漏区包围，埋层和沟道区相隔离一段距离，埋层和漂移区的掺杂浓度满足在漏区加工作电压时埋层和漂移区完全耗尽；在满足漏区加工作电压时埋层和漂移区完全耗尽条件下，漂移区的掺杂浓度越高，射频LDMOS器件的源漏导通电阻越小；在漏区加工作电压时埋层和漂移区形成的完全耗尽区域越大，射频LDMOS器件的源漏寄生电容越小。本发明还公开了一种射频LDMOS器件的制造方法。本发明能同时降低器件的源漏导通电阻和源漏寄生电容，提高器件的性能。

主权项

一种射频LDMOS器件，其特征在于，包括：第一导电类型重掺杂的硅衬底；第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上；漂移区，由形成于所述硅外延层的选定区域中的第二导电类型离子注入区组成，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度；沟道区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成，所述沟道区和所述漂移区在横向上相邻接，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于等于所述漂移区的深度；多晶硅栅，形成于所述沟道区上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准；漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离；法拉第屏蔽层，覆盖在所述多晶硅栅的第二侧的侧面和顶面以及所述漂移区上、且所述法拉第屏蔽层和所述多晶硅栅以及所述漂移区之间隔离有屏蔽介质层；深接触孔，由填充于深槽中的金属组成，所述深槽穿过所述源区、所述沟道区和所述硅外延层并进入到所述硅衬底中，所述深接触孔将所述源区、所述沟道区、所述硅外延层和所述硅衬底电连接；第一导电类型掺杂的埋层，所述埋层位于所述漂移区中并被所述漂移区和所述漏区包围，所述埋层和所述沟道区相隔离一段距离，所述埋层和所述漏区相接触，所述埋层和所述法拉第屏蔽层的横向位置具有交叠；所述埋层和所述漂移区的掺杂浓度满足在所述漏区加工作电压时所述埋层和所述漂移区完全耗尽；在满足所述漏区加工作电压时所述埋层和所述漂移区完全耗尽条件下，所述漂移区的掺杂浓度越高，射频LDMOS器件的源漏导通电阻越小；在所述漏区加工作电压时所述埋层和所述漂移区形成的完全耗尽区域越大，所述射频LDMOS器件的源漏寄生电容越小。