[发明专利]一种BCD半导体器件及其制造方法有效

专利信息
申请号: 201310213004.3 申请日: 2013-05-31
公开(公告)号: CN103337498B 公开(公告)日: 2017-02-08
发明(设计)人: 乔明;李燕妃;许琬;陈涛;张波 申请(专利权)人: 深圳市联德合微电子有限公司
主分类号: H01L27/06 分类号: H01L27/06;H01L29/06;H01L29/10;H01L21/8249
代理公司: 深圳市兴科达知识产权代理有限公司44260 代理人: 王翀
地址: 518031 广东省深圳市*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种BCD半导体器件极其实现方法,包括高压nLIGBT器件(1)、第一类高压nLDMOS器件(2)、第二类高压nLDMOS器件(3)、第三类高压nLDMOS器件(4)、低压NMOS器件(5)、低压PMOS器件(6)和低压NPN器件(7);所述在高压nLIGBT器件(1)和第一类高压nLDMOS(2)的n型漂移区阱(21、22)中分别引入n型重掺杂层(201、202);p型降场层(301、302)分别位于n型重掺杂层(201、202)的下方、被n型漂移区阱(21、22)包围。实现了在相同芯片面积的情况下具有更小的导通电阻(或在相同的导通能力的情况下具有更小的芯片面积)。且其制造方法简单,工艺难度相对较低。
搜索关键词: 一种 bcd 半导体器件 及其 制造 方法
【主权项】:
一种BCD半导体器件,包括高压nLIGBT器件(1)、第一类高压nLDMOS器件(2)、第二类高压nLDMOS器件(3)、第三类高压nLDMOS器件(4)、低压NMOS器件(5)、低压PMOS器件(6)和低压NPN器件(7);在所述高压nLIGBT器件(1)和第一类高压nLDMOS器件(2)的n型漂移区阱(21、22)中分别引入n型重掺杂层(201、202);p型降场层(301、302)分别位于n型重掺杂层(201、202)的下方、被n型漂移区阱(21、22)包围,所述高压nLIGBT器件(1)做在p型衬底(10)中,n型重掺杂层(201)位于场氧化层(51)下、被n型漂移区阱(21)包围;p型降场层(301)位于n型重掺杂层(201)下方;p+阳极区(72)处于阳极金属(902)下、被n型漂移区阱(21)包围;n+阴极区(81)和p+阱接触区(71)并排处于阴极金属(901)下、被p型体区(31)包围;多晶硅栅(61)部分处于栅氧化层(41)上、部分处于场氧化层(51)上;阴极金属(901)、阳极金属(902)和多晶硅栅(61)之间通过金属前介质(11)相互隔离;所述第一类高压nLDMOS器件(2)做在p型衬底(10)中,n型重掺杂层(202)位于场氧化层(51)下、被n型漂移区阱(22)包围;p型降场层(302)位于n型重掺杂层(202)下方;n+漏区(83)处于漏极金属(904)下、被n型漂移区阱(22)包围;n+源区(82)和p+阱接触区(73)并排处于源极金属(903)下、被p型体区(32)包围;多晶硅栅(63)部分处于栅氧化层(42)上、部分处于场氧化层(51)上;源极金属(903)、漏极金属(904)和多晶硅栅(63)之间通过金属前介质(11)相互隔离;所述第二类高压nLDMOS器件(3)做在p型衬底(10)中,n+漏区(85)处于漏极金属(906)下、被n型漂移区阱(23)包围;n+源区(84)和p+阱接触区(74)并排处于源极金属(905)下、被p型体区(33)包围;多晶硅栅(65)部分处于栅氧化层(43)上、部分处于场氧化层(51)上;源极金属(905)、漏极金属(906)和多晶硅栅(65)直接通过金属前介质(11)相互隔离;所述第三类高压nLDMOS器件(4)做在p型衬底(10)中,n+漏区(87)处于漏极金属(908)下、被n型漂移区阱(24)包围;n+源区(86)和p+阱接触区(75)并排处于源极金属(907)下、被p型体区(34)包围;多晶硅栅(66)处于栅氧化层(44)上;源极金属(907)、漏极金属(908)和多晶硅栅(66)之间通过金属前介质(11)相互隔离;所述低压NMOS器件(5)做在p型阱(35)中,p型阱(35)被衬底(10)包围,其n+漏区(89)处于漏极金属(910)下、被p型阱(35)包围;n+源区(88)和p+阱接触区(76)并排处于源极金属(909)下、被p型阱(35)包围;多晶硅栅(67)处于栅氧化层(45)上、金属前介质(11)下;多晶硅栅(67)、源极金属(909)和漏极金属(910)通过金属前介质(11)相互隔离;所述低压PMOS器件(6)做在n漂移区阱(25)中,p+漏区(78)处于漏极金属(912)下、被n型漂移区阱(25)包围,p+源区(77)和n+阱接触区(810)并排处于源极金属(911)下、被n型漂移区阱(25)包围,多晶硅栅(68)处于栅氧化层(46)上、金属前介质(11)下,所述多晶硅栅(68)、源极金属(911)和漏极金属(912)通过金属前介质(11)相互隔离;所述低压NPN器件(7)做在p型衬底(10)中,集电区n型阱(26)置于p型衬底(10)中,基区p型阱(36)被集电区n型漂移阱(26)包围,基极p+接触区(79)位于基极金属(914)下、被基区p阱(36)包围,发射极n+区(812)位于发射极金属(915)下、被基区p型阱(36)包围,集电极n+区(811)位于集电极金属(913)下、被n型漂移区阱(26)包围,集电极金属(913)、基极金属(914)和发射极金属(915)通过金属前介质11相互隔离。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市联德合微电子有限公司,未经深圳市联德合微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310213004.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top