[发明专利]射频N型LDMOS器件及其制造方法有效
| 申请号： | 201310067290.7 | 申请日： | 2013-03-04 |
| 公开（公告）号： | CN104037223B | 公开（公告）日： | 2017-03-29 |
| 发明（设计）人： | 刘冬华;段文婷;胡君;石晶;钱文生 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司31211 | 代理人： | 丁纪铁 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种射频N型LDMOS器件，器件形成P阱上，P阱将源区和源端的轻掺杂漏注入区完全包覆；漏端包括第二N型轻掺杂漏注入区和漏区，漏区和多晶硅栅相隔一段距离，由第二N型轻掺杂漏注入区组成器件的漂移区，P阱仅和第二N型轻掺杂漏注入区部分交叠，并不包覆外侧的第二N型轻掺杂漏注入区和漏区。本发明还公开了一种射频N型LDMOS器件的制造方法。本发明能降低器件的寄生电容以及导通电阻，且工艺简单并能提高RFLDMOS工艺的竞争力。 | ||
| 搜索关键词： | 射频 ldmos 器件 及其 制造 方法 | ||
【主权项】：
一种射频N型LDMOS器件，其特征在于，包括：P型半导体衬底，在所述P型半导体衬底中形成有P阱；在所述半导体衬底上形成有多晶硅栅，所述多晶硅栅和所述半导体衬底之间隔离有栅介质层；所述多晶硅栅将部分所述P阱覆盖，且由所述多晶硅栅所覆盖的所述P阱表面用于形成沟道；在所述多晶硅栅的两侧侧面上形成有侧墙；在所述多晶硅栅的源端一侧的所述半导体衬底中形成有N型轻掺杂漏注入区和N型源区；所述N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘自对准，所述源区的边缘和其邻近的所述侧墙的外侧边缘自对准；所述源区的结深大于所述N型轻掺杂漏注入区的结深；在所述多晶硅栅的漏端一侧的所述半导体衬底中形成有第二N型轻掺杂漏注入区、N型漏区；所述第二N型轻掺杂漏注入区的边缘和其邻近的所述多晶硅栅的边缘自对准，所述漏区的边缘和其邻近的所述侧墙的外侧边缘相隔一段距离；所述漏区的结深小于所述第二N型轻掺杂漏注入区的结深、且所述漏区位于所述第二N型轻掺杂漏注入区中；所述P阱向所述多晶硅栅的源端一侧延伸并将所述N型轻掺杂漏注入区和所述源区都包覆；所述P阱向所述多晶硅栅的漏端一侧延伸一段距离并和所述第二N型轻掺杂漏注入区相交叠、且所述P阱和所述漏区相隔一段距离；未被所述P阱包覆部分的所述第二N型轻掺杂漏注入区和所述漏区直接和所述P型半导体衬底形成PN结，所述半导体衬底的掺杂浓度要低于所述P阱的掺杂浓度，使未被所述P阱包覆部分的所述第二N型轻掺杂漏注入区和所述漏区和所述P型半导体衬底之间形成的结电容减少；同时，所述P阱和所述第二N型轻掺杂漏注入区的交叠区域越小、射频N型LDMOS器件的导通电阻越低。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310067290.7/，转载请声明来源钻瓜专利网。
- 上一篇：用于封装涂覆有荧光体的LED的方法和装置
- 下一篇：一种包装机进料机构
- 同类专利
- 专利分类
